[发明专利]存储单元失效分析的测试方法

说明书

技术领域

本发明涉及半导体器件的测试领域，尤其涉及存储单元失效分析的测试方法。

背景技术

存储单元用来存放或者暂时存放参与运算的数据和运算结果，在电子通讯产品中获得了广泛的应用。随着ASIC设计技术的发展，已有越来越多的存储单元内嵌或外挂到ASIC，FPGA芯片中使用。但是在ASIC与FPGA逻辑代码设计中，存储单元经常出现一些故障，例如存储单元读写功能不正确或者一个存储单元的数据受到其它单元的数据或读写操作的影响而发生变化。因此，对存储单元进行项目测试是非常重要的。

在大规模生产之前和在新存储单元阵列的开发过程中，测试可包含对存储单元阵列的特性进行测量，例如存储单元的电性能，存储单元属性的一致性，RH反应，电阻-电压特性以及其它特性。

对于闪存存储单元来说，阈值电压的测试方法是重要的分析方法，反映了存储单元处于“0”状态还是“1”状态；整个存储单元阵列阈值电压的均匀度一定程度上反映了工艺的稳定性。现有技术的通常做法是利用功能测试，即将地址信号依次写入到存储器阵列的各个存储单元中，然后再测量从各存储单元中读出阈值电压(Vt)值。对整个存储器阵列中各存储单元的阈值电压进行输出形成整个芯片的阈值电压分布状态图(如图1所示)。将阈值电压与预定值进行比较，如果与预定值有出入则说明这个存储单元失效。

但是，由于一个芯片上的存储单元数量很多，根据阈值电压分布状态图无法精确定位失效存储单元的位置，进而无法对该存储单元做到物理上的失效分析，亦很难做到测试良率的提升。

而如图2所示，通过存储芯片“读”功能得到关于各存储单元好/坏的位图，从而能定位到存储单元失效位置，但是失效点的具体阈值电压值无法确定，很难了解到其更多的失效情况。

发明内容

本发明解决的问题是提供一种存储单元失效分析的测试方法，防止无法对存储单元做到物理上的失效分析或者无法确定失效点的具体阈值电压。

本发明提供一种存储单元失效分析的测试方法，包括：定义内存区域，所述内存区域中的内存单元与芯片上存储单元数量及位置一一对应；对存储单元进行可调数值范围内的加压，测量得到各存储单元的阈值电压，并将与阈值电压相关的步进值信息存入内存区域对应的内存单元位置，直至所有存储单元的阈值电压都能测试得到；读出内存区域中的与阈值电压相关的步进值信息，生成数据文件；对数据文件进行分析得到阈值电压对应存储单元位置的信息，同时能计算出整个存储芯片阈值电压分布的信息。

可选的，所述可调数值范围指2V～7.5V。

可选的，所述阈值电压＝2.0V+步进值(n-1)×0.1V。

可选的，所述内存区域在测试机内定义。

可选的，所述分析得到的阈值电压大于最大预定值或小于最小预定值，则判断该存储单元失效。

与现有技术相比，本发明具有以下优点：形成与芯片上存储单元数量及位置一一对应的内存区域，将对存储单元进行阈值电压测试得到的值写入内存区域中各存储单元对应的位置；在后续查找阈值电压失效的存储单元的位置时能很精确地进行定位，并且能够同时了解到整个存储单元阈值电压分布情况，提高了失效分析效率，还能准确知道失效点的具体阈值电压值。

附图说明

图1是现有技术测试芯片内存储单元的阈值电压状态分布图；

图2是现有技术测试芯片内存储单元的失效单元位图；

图3是本发明在加不同电压时测得的存储单元阈值电压的时机和位置；

图4是本发明对应加不同电压时测得的存储单元阈值电压的时机和位置的表格；

图5是本发明通过分析软件得到的阈值电压存储单元位置示意图以及整个存储单元阈值电压分布情况；

图6是本发明存储单元失效分析的测试方法的具体实施方式流程图。

具体实施方式

本发明存储单元失效分析的测试方法的具体实施方式流程如图6所示，执行步骤S11，定义内存区域，所述内存区域中的内存单元与芯片上存储单元数量及位置一一对应。

在测试机内部采用测试软件形成内存区域。

执行步骤S12，对存储单元进行可调数值范围内的加压，测量得到各存储单元的阈值电压，并将与阈值电压相关的步进值信息存入内存区域对应的内存单元位置，直至所有存储单元的阈值电压都能测试得到。