[发明专利]存储器件的制作方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种存储器件的制作方法。

背景技术

目前，对于存储装置的半导体器件，一般包括半导体衬底、位于衬底上面的氧化层-氮化层-氧化层(ONO)电荷存储层、沉积于电荷存储层上面的位线(BL)多晶硅栅以及栅极两侧的侧壁层。随着半导体技术的发展，半导体器件的运行速度越来越快，芯片电路的集成度越来越高，对电源消耗的越来越低，从而使得半导体器件各方面的尺寸参数都逐渐变小。

现有技术中制作半导体器件的工艺过程如图1a至1c所示。在图1a中，首先在半导体衬底100上生长电荷存储层101，然后在电荷存储层101的表面沉积BL多晶硅层102；接下来如图1b所示，对BL多晶硅层102进行刻蚀，形成BL多晶硅栅；最后，如图1c所示，在栅极及电荷存储层101的表面沉积栅极侧壁层(spacer)材料，然后依次对侧壁层材料及电荷存储层进行刻蚀，在栅极的两侧形成侧壁层103。

现有技术中另一制作半导体器件的工艺过程如图2a至2c所示。在图2a中，首先在半导体衬底200上生长电荷存储层201，然后在电荷存储层201的表面沉积BL多晶硅层202；接下来如图2b所示，对BL多晶硅层202进行刻蚀，形成BL多晶硅栅，并对电荷存储层201进行刻蚀；最后，如图2c所示，在栅极及半导体衬底200的表面沉积栅极侧壁层材料，然后对其进行刻蚀，在栅极的两侧形成侧壁层203。

具体地，在按照第一种现有技术制作半导体器件时，在图1c所示的过程中，即依次刻蚀侧壁层材料和电荷存储层时，会刻蚀露出半导体衬底，使半导体衬底的表面受到损害；在按照第二种现有技术制作半导体器件时，在图2b所示的过程中，即刻蚀电荷存储层时，会侵蚀到半导体衬底，而且，在图2c所示的过程中，刻蚀侧壁层材料时，会再次使半导体衬底受到损害。从上述工艺过程可以看出，无论如何操作，都会刻蚀露出半导体衬底，而且刻蚀时的气体速度及刻蚀强度都很大，这样才能确保电荷存储层或者侧壁层刻蚀彻底，但是两一方面强度比较大的离子轰击，会使得半导体衬底的表面受到损害，出现凹凸不平的粗糙表面，严重影响器件的性能。具有粗糙半导体衬底表面的半导体器件结构示意图如图3所示。

发明内容

有鉴于此，本发明解决的技术问题是：刻蚀形成侧壁层后，半导体衬底出现粗糙表面。

为解决上述技术问题，本发明的技术方案具体是这样实现的：

本发明公开了一种存储器件的制作方法，该方法包括：

在半导体衬底上依次形成电荷存储层和位线多晶硅栅；

在位线多晶硅栅的两侧形成侧壁层；

对刻蚀形成侧壁层后，显露出的半导体衬底进行恢复处理；

所述恢复处理采用的气体为四氟化碳和氧气；

所述气体的速率为40～60埃每分钟；

所述恢复处理时间为20～40秒。

所述恢复处理之后，进一步包括对恢复处理形成的聚合物进行湿法去除的方法。

所述聚合物的去除温度为20～40摄氏度。

所述聚合物的去除采用氨水和双氧水的混合物。

所述聚合物的去除时间为200～500秒。

由上述的技术方案可见，本发明在刻蚀形成侧壁层之后，采用四氟化碳(CF₄)和氧气(O₂)对半导体衬底进行恢复处理，恢复处理时，通过控制恢复处理的时间及气体速率，使得粗糙不平的半导体衬底表面平坦，而且又不至于伤及侧壁层和半导体衬底，有效避免了位线之间以及位线和接触孔之间的漏电流产生，从而获得更良好的器件性能。

附图说明

图1a至1c为现有技术中制作半导体器件的工艺过程的结构示意图。

图2a至2c为现有技术中另一制作半导体器件的工艺过程的结构示意图。

图3为具有粗糙半导体衬底表面的半导体器件结构示意图。

图4为本发明制作半导体器件的方法流程示意图。

具体实施方式

为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。

本发明在刻蚀形成侧壁层之后，采用四氟化碳和氧气对半导体衬底进行恢复处理，恢复处理时，通过控制恢复处理的时间及气体速率，使得粗糙不平的半导体衬底表面平坦，从而提高了器件的性能。

本发明制作半导体器件的方法流程示意图如图4所示。

步骤41、在半导体衬底上依次形成电荷存储层和BL多晶硅栅；

步骤42、在BL多晶硅栅的两侧形成侧壁层；

步骤43、对刻蚀形成侧壁层后，显露出的半导体衬底进行恢复处理。