[发明专利]暴露半导体衬底的方法和失效分析方法

说明书

技术领域

本发明涉及半导体装置的失效分析，特别涉及一种暴露半导体衬底的方法和对半导体装置进行失效分析的方法。

背景技术

对半导体装置进行失效分析，通常是先逐层剥除(De-layer)要进行缺陷分析的目标层上方的其他层，以暴露出整个目标层，然后再用扫描电子显微镜(SEM)、透射电子显微镜(TEM)或光学显微镜(OM)等观察目标层，并进行缺陷分析。例如，美国专利US5935870公开了一种失效分析方法，用化学机械研磨法(CMP)、蚀刻法等逐层剥除栅氧化层上的其他层，以暴露出整个栅氧化层。

对于因半导体衬底的缺陷(例如，衬底本身材料的缺陷或在工艺过程中对衬底造成的缺陷)导致的半导体装置失效，就需要剥除半导体衬底上方所有层。现有的一种暴露半导体衬底的方法包括：先用反应离子蚀刻法(RIE)或CMP逐层剥除半导体样品的金属层和介质层，暴露出如图1所示的多晶硅(Poly Si)层13；然后用多晶硅蚀刻液(Poly acid，即硝酸(HNO₃)、氢氟酸(HF)和去离子(DI)水的混合溶液)浸泡去除多晶硅层13，暴露出如图2所示的二氧化硅(SiO₂)层12，最后用缓冲氧化蚀刻溶液(BOE，即HF和氟化氨(NH₄F)的混合溶液)或浓度为4.9％的HF浸泡去除二氧化硅层12，暴露出如图3所示的硅(Si)衬底11。

然而，采用上述逐层剥除多晶硅层和二氧化硅层的方法会损伤硅衬底的表面，从而影响对硅衬底的缺陷分析。例如，图4是用聚焦离子束(FIB)切割硅衬底后拍摄的二次电子成像截面图，硅衬底21表面的电子束镀金(E-beamPt)层22和离子束镀金(I-beam Pt)层23是防止FIB切割时损伤硅衬底而镀的保护膜，硅衬底21表面的缺陷(凹洞)21a是在剥除多晶硅层和二氧化硅层过程中造成的。

另外，由于研磨液对不同材质的研磨速率不同的关系，使得在用RIE或CMP剥除多晶硅层上的金属层和介质层后，暴露出的多晶硅层会出现如图5所示的不平整表面13a，此时再用上述方法剥除多晶硅层和二氧化硅层，由于多晶硅蚀刻液可以侵蚀多晶硅，同样也会侵蚀二氧化硅和硅，因而导致暴露出的硅衬底表面也会不平整，例如，图6所示的用OM观察到的硅衬底表面的缺陷(不平整区域)61a，硅衬底表面会磨去小部分或者硅衬底表面会有二氧化硅残留。

发明内容

本发明解决的是现有技术在用逐层剥除的方法暴露出半导体衬底的过程中会损伤半导体衬底的问题。

为解决上述问题，本发明实施方式提供一种暴露半导体衬底的方法，包括：提供半导体样品，所述半导体样品从下至上依次包括半导体衬底、氧化层和半导体多晶层；用化学溶液去除所述半导体衬底和半导体多晶层之间的氧化层，所述化学溶液为缓冲氧化蚀刻溶液或氢氟酸；用超声波振荡去除所述半导体多晶层，暴露出所述半导体衬底。

为解决上述问题，本发明实施方式还提供一种失效分析方法，包括：用上述暴露半导体衬底的方法暴露出半导体衬底，对所述暴露出的半导体衬底进行缺陷分析。

与现有技术从上至下逐层剥除半导体多晶层和氧化层相比，上述技术方案先用不会与上下两层的半导体材料反应的化学溶液去除中间的氧化层，再用超声波振掉附在半导体衬底上方的半导体多晶层，因此，半导体衬底就不会被侵蚀，解决了现有技术在用逐层剥除的方法暴露半导体衬底的过程中会损伤硅衬底的问题，从而保证了半导体衬底缺陷分析的准确性，并提高了半导体装置失效分析的准确性。

附图说明

图1至图3是现有的一种暴露半导体衬底的方法的过程示意图；

图4是现有技术暴露出的半导体衬底的截面电镜图；

图5是用逐层剥除的方法暴露出的多晶硅层的示意图；

图6是现有技术暴露出的半导体衬底的表面电镜图；

图7是本发明实施方式暴露半导体衬底的方法的流程图；

图8是本发明实施例暴露半导体衬底的方法的流程图；

图9至12是本发明实施例暴露半导体衬底的方法的过程示意图。

图13是本发明实施方式失效分析方法的流程图。

具体实施方式