[发明专利]STI的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种STI的形成方法。

背景技术

随着半导体工艺进入深亚微米时代，0.13μm以下的元件例如CMOS器件中，NMOS晶体管和PMOS晶体管之间的隔离均采用STI(浅沟槽隔离)工艺形成。

图1为现有技术中一种STI的制造方法流程图。参考图1，STI的形成方法通常包括步骤：S1：提供半导体基底，具体的首先在半导体基底上形成刻蚀阻挡层；S2：接着在所述刻蚀阻挡层上形成光掩膜层，接着图案化所述光掩膜层，使得所述刻蚀阻挡层的部分区域被暴露；S3：对刻蚀阻挡层及刻蚀阻挡层下层的半导体基底进行刻蚀，在所述刻蚀阻挡层和所述半导体基底中形成沟槽，具体的，利用所述图案化的光掩膜层做掩膜，对所述刻蚀阻挡层和所述半导体基底进行刻蚀，在刻蚀阻挡层和半导体基底中形成沟槽；S4：向所述沟槽内填充绝缘介质，例如绝缘介质可以为氧化物；S5：平坦化所述绝缘介质；S6：去除刻蚀阻挡层，形成STI。

例如在文件号为“US6713780B2”的美国专利文献中提供了一种利用多晶硅层做刻蚀阻挡层形成STI的方法，参考图2至图5，包括步骤：在衬底10表面形成刻蚀阻挡层20，其为从下到上的氧化物层20a-多晶硅层20b-氮化硅层20c的叠层结构，其中氮化物层20c为硬掩膜层，多晶硅层20b为缓冲层；刻蚀在衬底10和刻蚀阻挡层20内形成沟槽30；采用热氧化的方法在沟槽30的侧壁及衬底上生长氧化硅层40；向所述沟槽30填充介质50；对填充介质50进行平坦化，并去除氮化硅层20c；最后将氧化物层20a和多晶硅层20b清洗掉，形成STI。

上述STI的形成方法中所述刻蚀阻挡层通常为多晶硅层和氮化硅层的叠层结构，在STI制造过程中发现，STI形成过程中刻蚀形成沟槽时，由于刻蚀阻挡层的厚度较厚，因此刻蚀过程中容易出现刻蚀阻挡层脱落的问题。

发明内容

本发明的解决的问题是减小刻蚀过程中的刻蚀阻挡层脱落。

为了解决上述问题，本发明提供了一种STI的形成方法，包括步骤：提供半导体基底；在半导体基底上利用原子层沉积的方法形成氮化物层；在所述氮化物层上形成硬掩膜层，所述氮化物层和硬掩膜层构成刻蚀阻挡层；对所述硬掩膜层、氮化物层以及半导体基底进行刻蚀，从而在硬掩膜层、氮化物层以及半导体基底内形成沟槽；沉积绝缘介质，所述绝缘介质覆盖所述沟槽的侧壁和底部以及硬掩膜层；对所述绝缘介质进行平坦化；去除所述氮化物层和硬掩膜层。

可选的，所述硬掩膜层的材料为氮化硅。

可选的，所述硬掩膜层的形成方法为LPCVD。

可选的，所述氮化物层的形成方法中沉积温度为400℃至600℃。

可选的，形成所述氮化物层的原料包括：SiH₂CL₂和NH₃，SiH₂CL₂和NH₃的流量比为1/5至1/10。

可选的，SiH₂CL₂的流量为0.2L/min至1L/min，NH3的流量为1L/min至5L/min，沉积时间为10mins至120mins。

可选的，所述氮化物层的厚度为114埃±15埃，硬掩膜层的厚度为82±15埃。

可选的，所述半导体基底还包括氧化硅层。

可选的，所述氧化硅层利用热氧化生长的方式形成。

可选的，对所述硬掩膜层、氮化物层以及半导体基底进行刻蚀，形成沟槽的步骤包括：

在硬掩膜层上形成具有开口的掩膜图形；

以所述掩膜图形为掩膜对硬掩膜层、氮化物层和半导体基底进行刻蚀。

和现有技术相比，上述技术方案的优点在于：

通过将现有技术中的刻蚀阻挡层中的多晶硅缓冲层替换为本发明中的氮化物层，因为氮化物层的刻蚀速率小于多晶硅的刻蚀速率，因此利用氮化物层做缓冲层还可以起到硬掩膜的作用，因此这样就可以将缓冲层和硬掩膜层的厚度都减薄，也就是刻蚀阻挡层减薄，从而这样就使得刻蚀阻挡层在刻蚀中脱落的可能性减小，并且因为硬掩膜层减薄从而平坦化效率更高。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1为现有的一种STI形成方法的流程图；

图2至图5为现有的一种STI形成方法的示意图；

图6为本发明的STI的形成方法流程图；