[发明专利]形成互连结构的方法

说明书

技术领域

本发明涉及半导体制造工艺，特别涉及一种形成互连结构的方法。

背景技术

随着超大规模集成(ULSI)技术的飞速发展，半导体设备的布线设计原则的小型化在不断进展。被集成的元件数量在增加，大规模集成电路的布线更为复杂，在此情况下，多层互连结构吸引了注意力，互连技术对产品成品率的提高起着关键性的作用。

结合图1A，现有的一种形成互连结构的方法包括：在晶圆的半导体器件层或金属布线层11上形成第一介质层12；在所述第一介质层12中形成贯穿第一介质层12的接触孔，以暴露出半导体器件的电极或金属布线；在所述接触孔中填充金属，形成导电插塞12a；在第一介质层12和导电插塞12a上形成第二介质层13；在第二介质层13中形成开口，以暴露出导电插塞12a；在第二介质层13的开口中填充金属，形成金属布线13a。

因为钨具有优异的台阶覆盖特性，符合填充接触孔金属的性能要求，所以成为填充接触孔的主要材料。钨插塞的形成工艺可以参考中国专利申请200310122396.9公开的技术方案。

然而，在后续的晶圆验收测试(WAT)中，对用现有方法形成的互连结构进行电性测试时，经常会发现测得的钨插塞的阻值偏高，超过了规格所允许的上限，从而影响了互连结构的导电性能，导致产品成品率和可靠性降低。

发明内容

本发明解决的是用现有方法形成的互连结构中导电插塞的阻值偏高，影响互连结构导电性能的问题。

为解决上述问题，本发明实施方式提供一种形成互连结构的方法，包括：

提供依次包括互连层、第一介质层和第二介质层的晶圆，所述第一介质层中形成有导电插塞；

用干式蚀刻在所述第二介质层中形成开口，以暴露出所述导电插塞；

对所述暴露出导电插塞的晶圆进行热处理工艺；

在所述第二介质层的开口中填充金属。

可选的，所述热处理工艺的加热温度为500℃～760℃，加热时间为25±5s。所述导电插塞为钨插塞。所述第二介质层的开口中填充的金属为铜。

与现有技术相比，上述技术方案在形成导电插塞上开口的干式蚀刻工艺后，加入了热处理工艺，以使导电插塞中因干式蚀刻工艺形成的非晶态金属再结晶，从而降低导电插塞的阻值，提高互连结构的导电性能。因此，上述形成互连结构的方法可以提高产品的可靠性和成品率。

附图说明

图1A和1B是现有技术形成的互连结构的结构示意图；

图2是本发明实施方式形成互连结构的方法流程图；

图3是本发明实施例形成互连结构的方法流程图；

图4A至4E是本发明实施例形成互连结构的方法的过程示意图。

具体实施方式

经发明人分析发现，用现有方法形成互连结构的过程中，由于第二介质层中的开口是通过等离子体干式蚀刻(plasma dry etch)形成在钨插塞上的，金属钨会与干式蚀刻的等离子束气体(例如氟碳化合物CF₄、CHF₃)接触而转为非晶态(amorphous)，例如图1B所示，在干式蚀刻形成开口后，钨插塞12a的表面形成了一层薄的非晶层12b。非晶态的钨导电性能差，使得钨插塞的阻值偏高。

本发明实施方式在等离子体干式蚀刻形成导电插塞上的开口后，采用热处理工艺使导电插塞中的非晶态金属再结晶(re-crystallize)，以降低导电插塞的阻值。本实施方式形成互连结构的方法如图2所示，包括：

步骤S21，提供依次包括互连层、第一介质层和第二介质层的晶圆，所述第一介质层中形成有导电插塞；

步骤S22，用干式蚀刻在所述第二介质层中形成开口，以暴露出所述导电插塞；

步骤S23，对所述暴露出导电插塞的晶圆进行热处理工艺；

步骤S24，在所述第二介质层的开口中填充金属。

所述互连层可以是半导体器件层，也可以是金属布线层；所述第二介质层的开口中填充金属后形成半导体器件层或金属布线层的上层金属布线层。

其中，形成所述第一介质层的导电插塞包括：用干式蚀刻在所述第一介质层中形成接触孔，以暴露出半导体器件层中的半导体器件的电极或金属布线层中的金属布线；在所述第一介质层的接触孔中填充金属，形成导电插塞。

另外，上述方法还包括：在对所述暴露出导电插塞的晶圆进行热处理工艺后，及在所述第二介质层的开口中填充金属前，湿式清洗所述暴露出导电插塞的晶圆。

下面以所述互连层是半导体器件层为例对上述实施方式进行详细说明，图3是本实施例形成互连结构的方法流程图，图4A至4E是本实施例形成互连结构的方法的过程示意图。