[发明专利]顶层铜互连层的制作方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种顶层铜互连层的制作方法。

背景技术

目前，在半导体器件的后段(back-end-of-line，BEOL)工艺中，制作半导体集成电路时，半导体器件层形成之后，需要在半导体器件层之上形成金属互连层，每层金属互连层包括金属互连线和绝缘材料层，这就需要对上述绝缘材料层制造沟槽(trench)和连接孔，然后在上述沟槽和连接孔内沉积金属，沉积的金属即为金属互连线，一般选用铜作为金属互连线材料。绝缘材料层包括刻蚀终止层，例如氮化硅层，还包括形成在刻蚀终止层上的低介电常数(Low-K)材料层，例如含有硅、氧、碳、氢元素的类似氧化物(Oxide)的黑钻石(black diamond，BD)或者掺有氟离子的硅玻璃(FSG)。

现有技术中，铜互连层可以为三层，包括顶层、中间层及底层铜互连层，在实际工艺制程中，可根据不同需要设置多层铜互连层。如果是在多层铜互连层的情况下，可以按要求复制多层中间层铜互连层，有时也会按需要复制两层顶层铜互连层。具有三层铜互连层的半导体器件结构示意图如图1所示。图中绝缘材料层下是半导体器件层，图中未显示。图中每层铜互连层包括刻蚀终止层101，以及沉积于其上的低介电常数材料层102；由沟槽和连接孔形成的铜互连线103掩埋在绝缘材料层中，用于连接各个铜互连层。

在这种铜互连工艺中，刻蚀终止层氮化硅膜具有约7的相对介电常数，增加了整个互连层的相对介电常数，从而使铜互连线间的寄生电容增加，因此会导致信号延迟或功耗增加的缺陷。所以通常在刻蚀终止层上淀积低K电介质材料来降低铜互连层的铜互连线间的寄生电容。在具体工艺制程中，在多层内部互连中，顶层铜互连层的铜布线相对于其他互连层铜布线比较疏，相对其他互连层来说电容的干扰不是非常敏感，所以通常采用FSG作为顶层铜互连层的Low-K材料层，其介电常数值为3.8～3.9，其成本价格比较低，而采用价格较高的BD作为其他互连层的Low-K材料层，介电常数为2.7～3，进一步降低底层铜互连层的铜互连线间的寄生电容。

一般采用先形成连接孔再形成沟槽(via first)的双大马士革(dualdamascene)技术形成连接孔和沟槽，还可以有先形成沟槽再形成连接孔(trench first)的技术，以及自对准(Self-Aligned)的技术。本申请文件以via first技术为例进行说明。

现有技术形成顶层铜互连层的方法包括以下步骤：

步骤11、在刻蚀终止层的表面沉积FSG层；

步骤12、在FSG层的表面沉积氮氧化硅(SiON)层；其中，SiON层用于作为刻蚀沟槽和连接孔时的反射层，降低FSG层的反射率；

步骤13、刻蚀所述SiON层和FSG层，在刻蚀终止层停止刻蚀，形成双大马士革结构，所述双大马士革结构包括沟槽和连接孔；

具体地，首先在SiON层表面涂布光阻胶层，并曝光显影图案化所述光阻胶层，定义出连接孔的位置；然后以图案化的光阻胶层为掩膜，干法刻蚀SiON层和FSG层，在刻蚀终止层停止刻蚀，形成连接孔；灰化去除光阻胶层，并采用湿法去除刻蚀连接孔时形成的聚合物(polymer)；

接着，在SiON层表面及连接孔内涂布底部抗反射层(BARC)，BARC充满整个连接孔；继续在BARC表面涂布光阻胶层，并曝光显影图案化所述光阻胶层，定义出沟槽的位置；然后以图案化的光阻胶层为掩膜，干法刻蚀形成沟槽；灰化去除光阻胶层，并采用湿法去除刻蚀沟槽时形成的聚合物；

步骤14、利用物理气相沉积(PVD)的方法，在双大马士革结构的沟槽和连接孔内形成铜互连线，并对其进行化学机械抛光(CMP)。

现有技术形成顶层铜互连层的过程中，干法刻蚀形成沟槽和连接孔时，或者湿法去除刻蚀沟槽和连接孔时形成的聚合物时，FSG都会吸收水气，发生的化学反应式为：

H₂O+Si-F→Si-OH+HF

在形成顶层铜互连层之后，即CMP铜互连线之后，作为反射层的SiON层已经被消耗，通常在FSG的表面沉积一层氮化物钝化层，为氮化硅层104，用于后续的封装制程，如图1所示。氮化硅层104的沉积是在高温反应腔中，吸收了水气的FSG，被高温氮化硅层104所覆盖，在完成氮化硅层104的沉积之后，器件从高温反应腔取出，仍然处于高温状态，FSG吸收水气形成的Si-OH在高温状态下，发生脱水过程，化学反应式为：

Si-OH+Si-OH+HF→Si-O+H₂O↑+HF↑