[发明专利]获得交替P型和N型半导体器件结构的方法及其器件结构

说明书

技术领域

本发明涉及一种半导体集成电路的制造工艺方法，特别是涉及一种获得交替P型和N型半导体器件结构的工艺方法。本发明还涉及具有交替P型和N型半导体薄层的器件结构。

背景技术

超级结MOSFET(metal-oxide-semiconductor field-effecttransistor金属氧化物半导体场效应晶体管)采用新的耐压层结构，利用一系列交替排列的P型和N型半导体薄层(半导体薄层或称为柱子)，在截止状态且较低电压下就将P型和N型区耗尽，实现电荷相互补偿；从而使P型和N型区在高掺杂浓度下实现高的击穿电压，同时获得低导通电阻和高击穿电压，打破传统功率MOSFET理论极限。

所述新的耐压层结构制作方法可分为两种：一是利用多次外延成长-光刻-注入来获得交替的P型和N型掺杂区；二是在N型硅外延层上开沟槽，向沟槽中填入P型多晶，或倾斜注入P型杂质，或填入P型外延。第一种方法不仅工艺复杂，成本很高，而且实现难度大；例如一般600V的器件需要5-7次外延成长-光刻-注入，经过多次外延生长后，光刻需要的对准标记往往因为变形没法识别，这时就需要在2-3次外延成长后通过额外的工艺来作出新的对准标记。第二种方法中，倾斜注入由于稳定性和重复性差不能用入批量生产，所需杂质浓度的P型多晶硅无法在工艺上实现，因此P型外延填入工艺受到很大的关注。

现有的P型外延填入工艺一般在形成沟槽后进行P型外延生长，利用化学机械研磨到N型外延，将可能有损伤的硅进行热氧化，再通过湿法刻蚀将形成的氧化硅去除，从而得到平坦交替的P型和N型半导体薄层结构。

发明内容

本发明要解决的技术问题是提供一种获得交替P型和N型半导体器件结构的工艺方法，能够有效简化工艺流程，适于实施器件批量生产；为此本发明还要提供一种具有交替P型和N型半导体薄层的器件结构。

为解决上述技术问题，本发明的获得交替P型和N型半导体器件结构的工艺方法是采用如下技术方案实现的，

步骤一、在N+硅基板上形成N-外延层，在所述N-外延层上生长一层氧化硅膜，然后在所述N-外延层上成长一层介质膜；

步骤二、涂光刻胶，利用光刻形成沟槽的图形；

步骤三、利用所述介质膜作掩膜或利用光刻胶作掩膜完成沟槽的刻蚀；

步骤四、利用外延工艺将P型外延层填入所述沟槽中；

步骤五、利用介质膜作为阻挡层，进行P型外延层的化学机械研磨；

步骤六、去除介质膜，得到交替的P型和N型半导体薄层器件结构。

本发明的获得交替P型和N型半导体器件结构的工艺方法采用的另一种技术方案是：

步骤一、在P+硅基板上形成P-外延层，在所述P-外延层上生长一层氧化硅膜，然后在所述P-外延层上成长一层介质膜；

步骤二、涂光刻胶，利用光刻形成沟槽的图形；

步骤三、利用所述介质膜作掩膜或利用光刻胶作掩膜完成沟槽的刻蚀；

步骤四、利用外延工艺将N型外延层填入所述沟槽中；

步骤五、利用介质膜作为阻挡层，进行N型外延层的化学机械研磨；

步骤六、去除介质膜，得到交替的P型和N型半导体薄层器件结构。

本发明的具有交替P型和N型半导体薄层的器件结构，包括：在N+硅基板上交替形成的N-外延层和P型外延层，其中：所述P型外延层高于所述N-外延层。

本发明的超级结NMOS器件单元结构，具有上面所述的交替P型和N型半导体薄层器件结构。

本发明的具有交替P型和N型半导体薄层的器件结构采用的另一种技术方案是，包括：在P+硅基板上交替形成的P-外延层和N型外延层，其中：所述N型外延层高于所述P-外延层。

本发明的超级结PMOS器件单元结构，具有上面所述的交替P型和N型半导体薄层器件结构。

采用本发明的方法，利用氮化硅作为硅的化学机械研磨的阻挡层，该氮化硅还同时作为沟槽刻蚀的掩膜；这样在研磨完成后不会研磨到原有的N型外延层；从而在简化了工艺的同时，得到了交替的P型和N型半导体薄层的器件结构。

在本发明中形成的P型和N型半导体薄层交替的器件结构中，由于P型半导体薄层高于N型半导体薄层，会使表面P+与表面金属的接触面积增大，有利于得到低的P+-金属接触电阻。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是采用本发明的方法制造的超级结NMOS器件单元结构示意图；

图2是采用本发明的方法沟槽光刻后示意图；