[发明专利]形成交替的P型和N型单晶硅结构的方法

说明书

技术领域

本发明涉及一种半导体集成电路制造工艺，特别是涉及一种形成交替的P型和N型单晶硅结构的方法。

背景技术

请参阅图1，这是平面型超级结MOS管(super junction MOSFET)单元结构示意图。在N型重掺杂硅衬底11上具有一层N型外延层12，外延层12上具有一个沟槽，该沟槽底部延伸到硅衬底11。沟槽的侧壁为P型层13，即在围绕且紧邻沟槽侧壁的N型外延层12上所形成的P型掺杂硅区域。沟槽内紧邻沟槽侧壁和底部具有二氧化硅层141，再往内填充有填充物142，填充物142可以是不掺杂的无定型硅、不掺杂的多晶硅、二氧化硅、氮化硅、氧化氮化硅(SiO_xN_y)或其任意结合。P型层13上部(靠近外延层12表面)有P型重掺杂区18，再向外两侧有N型重掺杂区19作为源极，再向外两侧为P阱17。外延层12之上有栅氧化层15以及其上的多晶硅栅极16，栅氧化层15在上下位置上紧接源极19。栅极16、部分源极19、沟槽填充物14之上有第一层层间介质(ILD-1)层21。层间介质21、部分源极19、P型重掺杂区18之上有源极金属电极层22。

上述超级结MOS管采用新的耐压层结构，即利用N型外延层12和紧邻的P型层13形成交替排列的P型和N型单晶硅结构。这种新的耐压层结构具有如下特性：在截止状态下，外加电压使器件内部既有横向电场也有纵向电场，如果击穿发生前，P型和N型单晶硅中的载流子都被耗尽，实现空穴和电子相互补偿，那么器件的击穿电压就只依赖于N型外延层12的厚度，而与N型外延层12的掺杂浓度无关，从而可以利用高掺杂浓度的N型外延层12，在获得低导通电阻的同时，实现超级结MOS管的高击穿电压，打破传统功率MOS管的理论极限。

上述交替的P型和N型单晶硅结构的制作方法目前有多种。第一种是利用多次光刻、外延成长和离子注入来制备，这种方法不仅工艺复杂、实现难度大、而且成本很高。第二种是先在N型外延层上刻蚀沟槽，再在沟槽中淀积P型多晶硅，这种方法中淀积P型多晶硅在工艺上难以得到需要的浓度，而且P型多晶硅在反向电压下存在漏电大的问题。第三种是先在N型外延层上刻蚀沟槽，再在沟槽侧壁和/或底部以倾斜角度进行P型杂质的离子注入，这种方法的稳定性和重复性差不能用入批量生产。第四种是先在N型外延层上刻蚀沟槽，再在沟槽中进行P型外延生长(淀积单晶硅)，然后进行化学机械研磨(CMP)，这是目前通常的做法，这种方法对于沟槽深度在40～50μm或更深的情况，存在工艺时间长、成本相对高而且难以得到无缝填充的缺点，并且由于外延成长在沟槽中，其缺陷控制也很困难。

发明内容

本发明所要解决的技术问题是提供一种形成交替的P型和N型单晶硅结构的方法。

为解决上述技术问题，本发明形成交替的P型和N型单晶硅结构的方法包括如下步骤：

第1步，在N型重掺杂硅衬底上具有一层N型外延层，其上热氧化生长或淀积有一层二氧化硅，其上再淀积有一层介质层；

第2步，在硅片上已刻蚀一沟槽，穿过介质层、二氧化硅层、部分或全部外延层，沟槽底部位于外延层或硅衬底；

第3步，在沟槽中淀积一层高掺杂浓度的P型单晶硅或P型多晶硅；

第4步，采用扩散工艺将P型单晶硅或P型多晶硅中的P型杂质扩散到沟槽的侧壁和底部，使沟槽的侧壁和/或底部由原来的N型单晶硅变为P型单晶硅从而形成一P型层；

第5步，去除硅片表面的介质层；

第6步，采用干法刻蚀工艺反刻硅片表面的二氧化硅直至刻蚀到外延层；

第7步，在硅片表面淀积一层不掺杂的无定型硅、或不掺杂的多晶硅、或介质、或其任意结合；

第8步，去除外延层之上的不掺杂的无定型硅、或不掺杂的多晶硅、或介质、或其任意结合。

作为本发明的进一步改进，所述方法第1步、第2步、第5步、第7步、第8步中，所述介质为氮化硅、氧化硅、氧化氮化硅或三者的任意结合。

所述方法第3步中，所淀积的单晶硅或多晶硅中，杂质浓度为5×10¹⁵～1×10¹⁷原子每立方厘米，淀积厚度为0.5～2μm。

所述方法第4步中，所述P型单晶硅或P型多晶硅也在高温扩散过程中变为二氧化硅；

或者所述方法第4步中，在高温扩散工艺之后增加氧化工艺将所述P型单晶硅或P型多晶硅氧化为二氧化硅。

所述方法的第5步和第6步还可以改为：

第5’步，采用干法刻蚀工艺反刻硅片表面的二氧化硅和沟槽上部的二氧化硅直到沟槽上部凸出的二氧化硅膜被刻掉为止；