[发明专利]将沟槽顶部拐角改善为圆角的方法

说明书

技术领域

本发明涉及集成电路半导体制造领域，特别涉及一种将沟槽顶部拐角改善为圆角的方法。

背景技术

沟槽结构，被广泛用于功率电子器件，如金属-氧化物-半导体场效应管(MOSFET)和绝缘栅双极晶体管(IGBT))等。由于其将导通通道从硅片的表面转移到了硅片的垂直方向，沟槽型器件比平面型器件能在单位面积上集成更多的单元，从而使导通电阻大大得到减低，减小了功耗。因此在功率器件中，沟槽型MOSFET和沟槽型IGBT已经被越来越广泛的采用。

但是通常由于沟槽刻蚀工艺本身限制，如图1所示，沟槽顶部拐角处容易形成直角或负角(即顶角处往里凹陷的角)，从而在该处积累电荷并形成较密集的电场导致该处容易发生漏电，导致器件整体击穿电压下降。

在实际工艺中，通常在沟槽刻蚀完成后采用一些方法将沟槽顶部的直角或负角改善成缓角。但工艺方法都不够便捷，工艺成本过高。

发明内容

本发明所要解决的技术问题是提供一种将沟槽顶部拐角改善为圆角的方法，通过改善沟槽的顶角形状提高器件的击穿电压。

为解决上述技术问题，本发明将沟槽顶部拐角改善为圆角的方法的技术方案是，在形成沟槽之后，包括以下步骤：

1)在沟槽内以及硅衬底或者硅外延层上淀积一层氧化硅；

2)采用等离子体轰击刻蚀，将沟槽顶部拐角打成圆角；

3)进行牺牲氧化，形成牺牲氧化膜，改善顶部圆角的圆滑程度；

4)除去残留的氧化层。

作为本发明的进一步改进是，步骤2)中将沟槽顶部拐角打成圆角为将氧化硅层打成圆角。

作为本发明另一种进一步改进是，步骤2)中将沟槽顶部拐角打成圆角为将硅衬底打成圆角。

本发明通过先在沟槽和硅衬底或者硅外延层上方生长氧化硅膜再回刻，并与高温牺牲氧化相结合，形成圆滑的沟槽顶部拐角，消除电荷积累，降低拐角处电场密度，从而提高器件的击穿电压。

附图说明

下面结合附图和实施例对本发明作进一步详细的说明：

图1为现有技术中沟槽结构示意图；

图2为本发明将沟槽顶部拐角改善为圆角的方法流程示意图；

图3为HDP机台等离子体溅射强度与入射角度关系坐标图；

图4为本发明方法流程结构示意图。

具体实施方式

在采用通常的工艺在硅基板上刻蚀出沟槽时，沟槽的顶部拐角为直角。本发明在此基础上，在沟槽以及硅基板或者硅外延层上淀积一层氧化硅，作为沟槽的薄氧化膜保护层，如图4(a)所示。此步骤可以采用HDPCVD(高密度等离子体化学气相淀积)工艺淀积氧化硅，腔体内的反应气体为Ar(氩气)或He(氦气)、O₂(氧气)、SiH₄(硅烷)，所淀积的氧化硅层厚度为100-

接着，要将沟槽顶部拐角打成圆角。此步骤利用HDPCVD工艺的等离子体轰击技术，刻蚀上一步中淀积的氧化膜保护层，反应气体为Ar(氩气)或He(氦气)、O₂(氧气)，轰击偏压为1000-3000W，轰击时间为5-25s，并且，这一步的等离子体轰击刻蚀与上一步的氧化硅膜淀积可以在同一个反应腔体中进行，也可以在不同腔体完成。

如图2所示，利用HDPCVD等离子体各项异性物理轰击作用，其轰击强度(sputter yield)随离子束的入射角而变化。当离子束的入射角在50-70度时，等离子体轰击强度较大，因此能将沟槽顶部拐角优先刻成缓角，而沟槽内侧壁及底部在氧化膜的保护下，由于受到的离子轰击作用较弱，可避免等离子体对其表面的损害。

在此步骤中，刻蚀的位置可以有两种方式：

方式一：用等离子体轰击刻蚀，仅仅刻蚀氧化膜层，不刻硅衬底，也就是轰击停留在氧化硅保护层里，将沟槽顶部拐角处的氧化硅刻蚀掉，并在沟槽顶部拐角处形成圆角，如图4(b)所示。

方式二：用等离子体轰击刻蚀，不仅刻蚀氧化膜层，还刻硅衬底，除了将沟槽顶部拐角处的氧化硅刻蚀掉，还将此处的硅衬底也刻蚀一部分，并使得在沟槽顶部拐角处的硅衬底形成圆角，如图4(c)所示。

在将沟槽顶部拐角处打成圆角之后，进行牺牲氧化，形成牺牲氧化膜，改善顶部圆角的圆滑程度。针对上一步中的两种等离子体轰击刻蚀方法，形成牺牲氧化膜虽然能形成同样沟槽顶部圆角结构，但是工艺步骤作用原理不完全相同。

当用等离子体轰击刻蚀仅仅刻蚀氧化膜层，而不刻硅衬底时，轰击停留在氧化硅保护层里，由于顶部拐角处的残留氧化硅较薄，在之后的牺牲氧化时会产生更厚的牺牲氧化层，因为氧化消耗硅，会导致顶部硅的形状更为圆滑，形成如图4(d)所示的结构。