[发明专利]二晶体管结构的快速存取非易失性存储器存储单元

说明书

技术领域

本发明属于半导体制造技术领域，特别涉及一种二晶体管结构的快速存取非易失性存储器单元。

背景技术

目前主流的2T FLASH NVM(二晶体管结构的快速存取非易失性存储器)存储器单元的剖面示意图如图1所示，由一个SONOS(硅-氧化物-氮化物-氧化物-硅)晶体管和一个FLASH NPASS FET(选择管)组成，所述SONOS(硅-氧化物-氮化物-氧化物-硅)晶体管，是在P阱上形成两个N+源漏掺杂区，两个N+源漏掺杂区之间是N型耗尽型沟道，N型耗尽型沟道上面为ONO(氧化物-氮化物-氧化物)多介质结构栅氧，ONO多介质结构栅氧上面为多晶硅栅，所述FLASH NPASS FET(选择管)，是在P阱上形成两个N+源漏掺杂区，其中一个N+源漏掺杂区同所述SONOS(硅-氧化物-氮化物-氧化物-硅)晶体管共用，两个N+源漏掺杂区之间作为N型沟道，N型沟道上面为HTO(高温氧化)栅氧，HTO(高温氧化)栅氧上面为多晶硅栅。图1所示的目前主流的2T FLASH NVM存储单元，共有三个N+源漏掺杂区，存储器单元面积比较大，特别是在较大存储容量的产品中会由此导致用于数据存储部分的芯片面积很大，增加了制造成本。其版图如图2所示，所述SONOS晶体管的非共用N+源漏掺杂区作为SONOS晶体管的漏极用于接字线(WORD LINE)，所述选择管的非共用N+源漏掺杂区作为选择管的源极用于接位线(BIT LINE)，SONOS晶体管和选择管共用的N+型源漏掺杂区仅作为两个晶体管间的电流通道，在读取存储器状态时，电流从SONOS晶体管漏极(字线，WORD LINE)流向选择管源极(位线，BIT LINE))，选中某个存储单元的时候由字线和位线确定其在阵列(ARRAY)中的位置，存储单元的擦写操作由SONOS晶体管的门栅和位线选中，而读操作则是由选择管的门栅和位线选中，进行擦写操作或读操作需要对由SONOS晶体管的门栅和选择管的门栅分别操作。

发明内容

本发明要解决的技术问题是提供一种二晶体管结构的快速存取非易失性存储器单元，存储单元面积小。

为解决上述技术问题，本发明的二晶体管结构的快速存取非易失性存储器单元，包括一个SONOS晶体管和一个选择管，其特征在于，是在P阱上形成左右两个N+源漏掺杂区，左右两个N+源漏掺杂区之间有一N埋层，靠近左边N+源漏掺杂区的N埋层上面为ONO多介质结构栅氧，ONO多介质结构栅氧上面为多晶硅，构成所述SONOS晶体管门栅，靠近右边N+源漏掺杂区的N埋层上面为HTO氧化层，HTO氧化层上面为多晶硅，所述HTO氧化层及上面的多晶硅并向一侧延伸覆盖于所述ONO多介质结构栅氧上面的多晶硅之上，构成选择管门栅，所述二多晶硅之间有氮化硅隔离层，形成复合门栅结构，所述SONOS晶体管和选择管共用左右两个N+源漏掺杂区作为源、漏极；

左边的N+源漏掺杂区接存储单元的位线端，右边的N+源漏掺杂区接存储单元源线端，选择管门栅接存储单元的字线端。

本发明的二晶体管结构的快速存取非易失性存储器存储单元，通过形成耗尽型N沟道，消除了SONOS晶体管和选择管之间共用的N+型源漏掺杂区，占用更少的存储器单元面积(CELL SIZE)，能大幅的节约芯片的面积，节省制造成本。同时由于采用复合门栅结构，选择管门栅部分覆盖于SONOS晶体管门栅之上，之间有介质层隔离，所以施加在选择管门栅上的控制电压能通过电容效应同时为所述SONOS晶体管门栅的提供操作电压，选择管的门栅同时可以控制SONOS晶体管的操作，因此无论对一存储单元进行读还是擦写操作，选中该存储单元的选择管的门栅和一个N+源漏掺杂区就可以选中所需存储单元，能减少多余控制线。

附图说明

下面结合附图及具体实施方式对本发明作进一步详细说明。

图1是目前主流的2T FLASH NVM的存储单元剖面示意图；

图2是目前主流的2T FLASH NVM的存储单元版图；

图3是本发明的二晶体管结构的快速存取非易失性存储器存储单元一实施方式的剖面示意图；

图4是本发明的二晶体管结构的快速存取非易失性存储器存储单元一实施方式的版图；

图5是本发明的二晶体管结构的快速存取非易失性存储器存储单元的阵列结构示意图；

图6是对本发明的二晶体管结构的快速存取非易失性存储器存储单元进行写操作时各端子电压示意图；

图7是对本发明的二晶体管结构的快速存取非易失性存储器存储单元进行擦操作时各端子电压示意图。

具体实施方式