[发明专利]半导体器件、含包围圆柱形沟道的栅的晶体管及制造方法

权利要求书

1.一种半导体器件，包括：

衬底；

覆盖所述衬底的第一绝缘层；

沿着第一方向覆盖在所述第一绝缘层上方的半导体线，所述半导体线包括第一端部、中部和第二端部；

在所述第一端部内的源区；

在所述第二端部内的漏区；

在所述中部内的沟道区，所述沟道区连接所述源区和所述漏区，所述沟道区的特征在于具有半径和长度为圆柱形的形状；

包围所述圆柱形沟道区的第二绝缘层；以及

栅电极，覆盖所述沟道区周围的第二绝缘层并且沿着第二方向覆盖所述第一绝缘层，所述第二方向与所述第一方向垂直。

2.根据权利要求1所述的器件，其中所述半导体线包括通过阈值调整离子注入而掺杂的材料。

3.根据权利要求2所述的器件，其中所述材料包括硅。

4.根据权利要求2所述的器件，其中所述材料包括SiGe混合物。

5.根据权利要求1所述的器件，其中所述半导体线的所述源区和漏区中的各区覆盖所述第一绝缘层的底切结构。

6.根据权利要求1所述的器件，其中所述沟道区与所述第一绝缘层非直接接触。

7.根据权利要求1所述的器件，其中所述沟道区的半径范围从2nm到25nm，而所述沟道区的长度范围从5nm到50nm。

8.根据权利要求1所述的器件，其中所述第一绝缘层包括氧化硅。

9.根据权利要求1所述的器件，其中所述沟道区包括第一掺杂物而所述源区/漏区包括第二掺杂物，所述第一掺杂物的特征在于第一极性，所述第二掺杂物的特征在于第二极性，所述第一极性与所述第二极性相反。

10.根据权利要求1所述的器件，其中包围所述圆柱形沟道区的所述第二绝缘层具有范围从1nm到3nm的厚度。

11.根据权利要求10所述的器件，其中所述第二绝缘层包括氧化铝、氧化钽、氧化钛、氧化锆或者氧化铪中的至少一种电介质材料。

12.根据权利要求1所述的器件，其中所述栅电极的特征在于所述第一方向上的长度，所述长度基本上等于所述沟道区的长度。

13.根据权利要求12所述的器件，其中所述栅电极包括传导材料。

14.根据权利要求13所述的器件，其中所述传导材料包括多晶硅。

15.根据权利要求13所述的器件，其中所述传导材料包括金属。

16.根据权利要求12所述的器件，其中所述栅电极通过绝缘间隔物来与所述源区和所述漏区中的各区电绝缘。

17.根据权利要求16所述的器件，其中所述绝缘间隔物包括氧化物/氮化物/氧化物(ONO)层。

18.一种具有包围圆柱形沟道的栅的晶体管，所述晶体管包括：

衬底；

覆盖所述衬底的第一绝缘层；

沿着第一方向覆盖在所述第一绝缘层上方的半导体线，所述半导体线包括第一端部、中部和第二端部；

在所述第一端部内的源区；

在所述第二端部内的漏区；

在所述中部内的沟道区，所述沟道区连接所述源区和所述漏区，所述沟道区的特征在于具有半径和长度为圆柱形的形状；

包围所述圆柱形沟道区的第二绝缘层；

栅电极，包围所述沟道区周围的第二绝缘层并且沿着第二方向覆盖所述第一绝缘层，所述第二方向与所述第一方向垂直；

第一间隔物区，所述第一间隔物区与所述栅电极、所述第二绝缘层、所述源区和所述第一绝缘层接触；以及

第二间隔物区，所述第二间隔物区与所述栅电极、所述第二绝缘层、所述漏区和所述第一绝缘层接触。

19.根据权利要求18所述的晶体管，其中所述第一绝缘层包括二氧化硅。

20.根据权利要求18所述的晶体管，其中所述半导体线包括通过阈值调整离子注入而掺杂的硅。

21.根据权利要求20所述的晶体管，其中所述半导体线与等于或者少于50nm的宽度关联。

22.根据权利要求18所述的晶体管，其中所述半导体线的所述源区和漏区中的各区在所述第一绝缘层的底切结构上方。