[发明专利]双面介质槽部分SOI材料的制备方法

说明书

技术领域

本发明提出了一种双面介质槽部分SOI材料的制备方法，为SOI材料 上的功率集成电路提供衬底材料，特别是为功率器件提供衬底材料，属于 半导体功率器件和功率集成技术领域，特别涉及SOI功率器件的材料制备 技术领域。

背景技术

SOI(Semiconductor On Insulator)技术因其具有高速、高集成度、低 功耗、便于隔离、强抗辐射能力以及无闩锁效应等优点而被广泛关注和应 用。SOI器件的击穿电压由横向击穿电压和纵向击穿电压的较小者决定。 SOI高压器件横向耐压的设计可沿用与体硅相同的结终端技术和RESURF (REduced SURface Field)技术；常规SOI的埋氧层阻止了耗尽区向衬底 扩展，使衬底不能参与耐压；同时，在SOI HVIC中，基于隔离和散热的 考虑，SOI层和埋氧层均不能太厚。因而，常规SOI器件纵向耐压较低。 同时，由于SiO₂的热导率比Si低2个数量级，隔断了顶层硅产生的热量 传向衬底，所以SOI器件具有自热效应。设计SOI高压功率器件时，如何 兼顾耐高压和散热就显得特别重要。

假定器件横向采用结终端和RESURF设计技术，击穿电压由纵向决定； 在SOI器件的纵向，电场在顶层硅和埋氧层中分别为三角形和矩形分布， 故器件击穿电压可写为：

BV＝0.5t_SE_S+t_IE_I                            (1)

在SOI器件的顶层硅/埋层界面，满足电位移连续性

ε_IE_I＝ε_SE_S+qσ_S                           (2)

其中t_S和t_I，ε_S和ε_I分别是顶层硅和埋氧层的厚度及介电系数，E_S和E_I是 顶层硅与埋氧层接触界面处Si层和埋氧层的电场。σ_S为顶层硅与埋氧层接 触界面处的电荷密度，对常规SOI结构，σ_S＝0。一般而言，埋氧层的临界 击穿电场远高于顶层硅，所以提高SOI器件纵向耐压的有效途径是增强埋 层电场。由式(1)和(2)，增强埋氧层电场、提高SOI器件纵向耐压的方 法包括①提高顶层硅的临界击穿电场，如采用超薄顶层硅膜(顶层硅厚度 小于0.2μm)；②在顶层硅和埋氧层界面间引入附加电荷；③采用低k介质 埋层；文献：S.Merchant，E.Arnold，H.Baumgart，et al.Realization of high  breakdown voltage(＞700V)in thin SOI device.In：Proc ISPSD，1991，31-35 【薄膜SOI高压(＞700V)器件的实现】采用超薄SOI层线性掺杂，其略显 不足的是因源端掺杂浓度较低，源端容易出现“热点”而发生热击穿。第二 种方法包括文献H.Funaki，Y.Yamaguchi，K.Hirayama，et al.，New 1200V MOSFET structure on SOI with SIPOS shielding layer，Proc.IEEE ISPSD， 1998，pp.25-28.【具有SIPOS屏蔽层的1200V的SOI MOSFET器件新结构】 提出的在顶层硅漂移区与埋层SiO₂间插入SIPOS(Semi-Insulating  Polycrystalline Silicon)层，文献A.Nakagawa，N.Yasuhara，Y.Baba. Breakdown voltage enhancement for devices on thin silicon layer/silicon dioxide film.IEEE Trans.Electron Devices，1991.38，(7)，pp.1650-1654.【在 薄硅层和二氧化硅埋层SOI材料上的器件击穿电压的提高】在顶层硅漂移 区与埋氧层间插入N型扩散层。但这两种结构在阻断状态下，泄漏电流偏 大，且前一种结构的泄漏电流对温度变化较敏感。