[发明专利]存储数据纠错的编码和译码方法,装置以及存储数据纠错设备

说明书

技术领域

本发明涉及存储技术领域，尤其涉及存储数据纠错的编码和译码方法，装置以及存储数据纠错设备。

背景技术

目前，闪存已具备很多传统硬盘无法比拟的良好特性，诸如小尺寸、大容量、非易失性、低功耗等。闪存控制器中必须设计纠错码(ECC，Error Correct Code)电路对数据进行保护，在一定错误范围内能够恢复数据。数据写入闪存数据区的同时对数据编码，编码完成后将编码计算得到的校验位写入闪存校验区。从闪存读取数据时需将校验位一同读出，进行译码，检测数据是否发生错误，如果有错，纠正数据错误。

对闪存纠错而言，常用的纠错码ECC主要有两种：RS码和BCH码。RS码是一类具有很强纠错能力的多进制BCH码，具有同时纠正突发错误和随机错误的能力，因而广泛应用于数据通信和数据存储系统的差错控制中，目前RS码已经成为存储系统的标准码。BCH码主要纠正随机单比特错误，适合目前闪存芯片的数据出错模式，因而在闪存控制设计中得到更多的应用。一般情况下，对单层单元闪存多使用RS码，对多层单元闪存多使用BCH码。

现有技术中，包括闪存在内的存储设备控制器设计通常需要根据设计需求，分别设计使用RS码纠错的存储设备控制器、使用BCH码纠错的存储设备控制器或者使用其他纠错方式的存储设备控制器。从现有技术的方案可以看出，现有的存储设备控制器纠错模式的配置和纠错码间的切换不灵活，当切换到另一种纠错模式需要通过更换存储设备控制器或者进行纠错码切换，即更新存储设备控制器的纠错电路部分，严重消耗成本，增加复杂度和纠错效率。

发明内容

本发明实施例提供存储数据纠错的编码和译码方法，装置以及存储数据纠错设备，以提升纠错码配置和纠错码间的切换的灵活性，实现不同纠错模式的兼容。

本发明的实施例提供存储数据纠错的编码方法，该方法包括：

接收纠错控制信号，所述纠错控制信号用于指示待写入存储数据区的数据进行编码采用的纠错码模式；

根据所述纠错控制信号从至少两种纠错码模式中确定所述数据进行编码采用的纠错码模式；

对所述数据采用所述确定的纠错码模式的编码电路进行编码并生成编码校验位；

将所述数据和所述编码校验位写入存储数据区。

本发明的实施例提供存储数据纠错的译码方法，该方法包括：

接收纠错控制信号，所述纠错控制信号用于指示需传送给需求端的存储数据进行译码采用的纠错码模式；

根据所述纠错控制信号从至少两种纠错码模式中确定从存储数据区读取的所述需传送给需求端的存储数据进行译码采用的纠错码模式；

对所述存储数据采用所述确定的纠错码模式的译码电路进行译码；

将译码后的所述存储数据传送给所述存储数据的需求端。

本发明的实施例提供存储数据纠错的编码装置，该装置包括：

纠错控制单元，用于提供纠错控制信号，指示待写入存储数据区的数据进行编码采用的纠错码模式；

模式编码单元，用于解析所述纠错控制信号，从至少两种纠错码模式中确定所述数据进行编码采用的纠错码模式，在所述纠错控制单元的控制下对所述数据采用所述确定的纠错码模式的编码电路进行编码并生成编码校验位；

数据传送单元，用于在所述纠错控制单元的控制下传送所述纠错控制信号、所述数据、所述编码校验位以及将编码后的所述数据和所述编码校验位写入所述存储数据区。

本发明的实施例提供存储数据纠错的译码装置，该装置包括：

纠错控制单元，用于提供纠错控制信号，指示从存储数据区读取的需传送给需求端的数据进行译码采用的纠错码模式；

模式译码单元，用于解析所述纠错控制信号，从至少两种纠错码模式中确定所述数据进行译码采用的纠错码模式，在所述纠错控制单元的控制下对所述数据采用所述确定的纠错码模式的译码电路进行译码；

数据传送单元，用于在所述纠错控制单元的控制下传送所述纠错控制信号、所述数据以及将译码后的所述数据传送给所述数据的需求端。

本发明的实施例提供存储数据纠错设备，该设备包括：

纠错控制器，用于提供纠错控制信号，指示待写入存储数据区的数据进行编码采用的纠错码模式或从存数数据区读取出来需传送给需求端的存储数据进行译码采用的纠错码模式；

至少两种纠错模式的编码电路，用于接收和解析指示待写入存储数据区的数据进行编码采用的纠错码模式的纠错控制信号，采用所述确定的纠错码模式的编码电路对所述数据进行编码并生成编码校验位