[发明专利]高电源抑制比低失调的基准源电路

权利要求书

1.高电源抑制比低失调的带隙基准源电路，其特征在于：设置有一个隔离单元， 用于消除基准源电压变化和反馈电路失调电压对基准源电路的影响，所述隔离单元 位于电流放大器的输出端、输入端与正温度系数电流源的端口之间；所述反馈电路 的输入端位于隔离单元和电流放大器之间，用于屏蔽反馈电路失调对正温度系数电 流源的影响；所述带隙基准源电路包括预调节电路、反馈电路和带隙基准，预调节 电路的输出为带隙基准的电压源，反馈电路通过带隙基准中的电压反馈调整预调节 电路的输出；所述带隙基准包含隔离单元；

所述预备调节电路包括相互连接的场效应管M9、M10和M8；所述反馈电路包括 场效应管M1、M2、M3、M4、M5、M6和M7；所述带隙基准包括场效应管MP1、MP2、 MP3，三级管Q1、Q2和Q3，电阻RR1和RR2，以及隔离单元；M9和M10的源极相连， 并接到电源VDD上；M9的栅极和漏极短接，并同时与M10的栅极相连，M10的漏极 接基准提供电源VREG，M9的漏极与M8的漏极相连；Q1基极和集电极、Q3的基极和 集电极、Q2的基极和集电极均连到地GND上；Q3的发射极接在节点V3上，Q1的发 射极与电阻RR1一端相接，而电阻RR1的另一端和节点V4相接，Q2的发射极与电阻 RR2一端相连，电阻RR2另一端接输出VOUT；MP1、MP2、MP3、M6的栅极接到节点 V2上，MP1、MP2、MP3、M6的源极接到VREG上，MP1栅漏短接，MP2漏极接节点V1， MP3漏极接输出节点VOUT；M6的漏极和M7的栅漏相接，并且M7的源极接地；M5的 源极和栅极分别接在VREG和节点V1上，M5的漏极和M4的源极相接；M2和M7的栅 极相连并接到M8的栅极，M2和M8的源极接地，M6的源极接VREG；M2的漏极和M1 的源极相接；M4的漏极和M1的漏极相连并与M3的栅极相接，M1的栅极和M4的栅 极分别由两个偏置VB1和VB0提供，VB1和VB0由恰当的偏置电路提供；M3的源极 和漏极分别接VREG和地；所述节点V1、V2分别为MP1和MP2组成的电流放大器的 输出端和输入端，节点V3、V4为RR1、Q1和Q3所组成的正温度系数电流源的端口； 所述隔离单元设置于节点V1、V2、V3、V4之间，用于减弱节点V1、V2电压的变化 对节点V3、V4电压变化的影响。

2.根据权利要求1所述的高电源抑制比低失调的带隙基准源电路，其特征在于： 本发明基准电压源的输出可以表示为：VREF＝Vbe+(ΔVbe+Vos)(RR2/RR1)，其中 ΔVbe为三极管Q1和Q3基极和发射极电压差的差值，Vbe为三极管Q2的基极和发 射极电压差，Vos为隔离单元的失调电压，失调电压可以通过隔离单元做到最小，提 高电路性能。

3.根据权利要求1所述的高电源抑制比低失调的带隙基准源电路，其特征在于： 所述隔离单元为包括场效应管MN1和MN2的一级自偏置电路。

4.根据权利要求3所述的高电源抑制比低失调的带隙基准源电路，其特征在于： 所述自偏置电路的连接关系为：

MN2的栅极和漏极短接并与节点V1、MN1的栅极相连；MN2的源极接在节点V3； MN1的漏极和源极分别接在节点V2和V4上。

5.根据权利要求4所述的高电源抑制比低失调的带隙基准源电路，其特征在于： 所述基准源的输出为：

    VREF＝Vbe+(ΔVbe+Vos)(RR2/RR1)

其中ΔVbe为三极管Q1和Q3基极和发射极电压差的差值，Vbe为三极管Q2的 基极和发射极电压差，Vos为MN1和MN2的阈值电压失调。

6.根据权利要求3所述的高电源抑制比低失调的带隙基准源电路，其特征在于： 所述自偏置电路的连接关系为：MN2的栅极和MN1的栅极相连，MN1和MN2的栅极电 压VBIAS为一个偏置电压；MN2的漏极和源极分别接在节点V1和V3上；MN1的漏极 和源极分别接在节点V2和V4上。

7.根据权利要求6所述的高电源抑制比低失调的带隙基准源电路，其特征在于： 所述基准源的输出为：

    VREF＝Vbe+(ΔVbe+Vos)(RR2/RR1)

其中ΔVbe为三极管Q1和Q3基极和发射极电压差的差值，Vbe为三极管Q2的 基极和发射极电压差，Vos为MN1和MN2的阈值电压失调。