[发明专利]一种真随机数发生器

说明书

技术领域

本发明属于数字集成电路领域，具体为具有弱工艺相关性的低成本真随机数发生器，是一种结构简单、成本低、具有可复用性的随机数发生器电路，其适合应用于加密计算、密钥管理、安全网络通讯等安全敏感场合中，为其提供安全可靠的真随机数序列。

背景技术

随机数在现代密码学中占有重要的位置。在以Rivest-Shamir-Adleman算法(RSA)、椭圆曲线密码学(ECC)等为代表的非对称密钥加密体制中需要有安全可靠的随机数来生成密钥，而在网络安全协议中，密钥分配时的临时交换号往往采用随机数来进行握手。在这些敏感场合中，随机数发生器得到了广泛的应用。真随机数发生器(TRNG)往往以某一随机物理过程作为参考随机源，通过特定的电路对随机源的信号进行采样并转化为数字信号。

目前按照真随机数发生器(TRNG)所采用的随机源的不同可以分为三大类设计方法：直接放大法、离散时间混沌法以及振荡采样法。直接放大法与离散时间混沌法都需要采用模拟电路，因而依赖于集成电路工艺，且资源消耗大。已有的振荡采样法尽管硬件开销小，但是由于使用了诸如PLL等特殊的功能资源，导致设计由FPGA验证转入芯片设计时移植困难。

发明内容

本发明的目的在于提供一种真随机数发生器，它具有弱工艺相关性，能够将设计从可编程门阵列(FPGA)中无缝移植到专用集成电路(ASIC)中，提高了模块设计的效率，并降低了设计风险。

本发明提供的真随机数发生器，它包括随机源模块以及后处理模块；随机源模块用于产生具有随机特性的数字信号，并提供给后处理模块，后处理模块采用循环编码纠错法对该数字信号进行后处理，消除数据信号中的偏置，得到随机数系列。

本发明利用数字集成电路中存在的时钟抖动以及相位漂移，设计了一种由随机源以及后处理模块构成的TRNG。其中随机源由多组反相器振荡环构成，后处理模块采用线性反馈移位寄存器(LFSR)实现。这种TRNG结构简单，由于仅使用了普通逻辑器件，因而具有弱工艺相关性，其不仅能在FPGA中产生安全可靠的真随机数，而且利用这种弱工艺相关性，可以直接将经过验证后的真随机数发生器移植到各种工艺的集成电路设计中，提高了模块设计的效率，降低了设计风险。

附图说明

图1为本发明提供的真随机数发生器的整体结构示意图；

图2为本发明的随机源的设计图；

图3为本发明的振荡环结构图；

图4为本发明的获取的抖动信号的原理示意图；

图5为本发明的后处理模块的设计图；

图6为本发明振荡环的组数与随机性的关系图；

图7为本发明振荡环的FPGA布局图；

图8为本发明采样频率与随机性的关系图。

具体实施方式

下面结合附图和实例对本发明作进一步详细的说明。

如图1所示，本发明包括随机源模块1以及后处理模块2。随机源模块1用来产生具有随机特性的数字信号，后处理模块2则负责对该数字信号进行后处理，以消除数据中的偏置。

如图2所示，随机源模块1包括依次串接的振荡环阵列、异或门4和采样器5，振荡环阵列由振荡环31、32、...、3N并联构成，N为正整数。当输入的使能信号有效以后，各振荡环电路开始工作，产生自振荡时钟信号。随后各振荡环的输出信号经过异或门4进行异或运算。经过异或后的输出信号由采样器5接收。采样器5使用输入的采样时钟对异或后的数据进行采样和同步，最后采样信号作为原始的随机序列传输到后处理模块2中，由其进行进一步的处理。

如图3所示，振荡环为由依次串联的多路选择器3.0和反相器3.1、3.2、...、3.M首尾相联构成的环路，M为奇数。多路选择器3.0根据输入的使能信号在电源端和反相器3.M的输出之间进行选择，再作为反相器3.1的输入。当使能信号无效时，多路选择器3.0的输出为高电平，振荡环电路为开环状态，振荡环停止工作。当使能信号有效时，多路选择器3.0的输出切换到反相器3.M的输出，反相器3.1、3.2、...、3M组成一个闭合的环路。这时振荡环开始自振荡，在输出得到一个高频的振荡时钟。该时钟信号的周期与门延时以及反相器的个数有关，而与外部信号无关。在环路中加入多路选择器。可以在无需随机数发生器工作时，关闭振荡环，降低系统功耗。