[发明专利]大功率芯片连接的低温烧结方法及纳米银膏厚度控制装置有效
| 申请号： | 200910069441.6 | 申请日： | 2009-06-26 |
| 公开（公告）号： | CN101593712A | 公开（公告）日： | 2009-12-02 |
| 发明（设计）人： | 徐连勇;陆国权;荆洪阳 | 申请（专利权）人： | 天津大学 |
| 主分类号： | H01L21/60 | 分类号： | H01L21/60;H01L21/00 |
| 代理公司： | 天津市北洋有限责任专利代理事务所 | 代理人： | 温国林 |
| 地址： | 300072*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 大功率 芯片 连接 低温 烧结 方法 纳米 厚度 控制 装置 | ||
1.一种大功率芯片连接的低温烧结方法，其特征在于，包括有如下阶段：
第一阶段：将已通过纳米银膏厚度控制装置设定好纳米银膏厚度的具有纳米银膏的 大功率芯片结构放入在烧结炉内并放置设定的时间；
第二阶段：给烧结炉快速升温至50℃，保温10分钟；
第三阶段：给烧结炉快速升温至125℃，保温20分钟；
第四阶段：给烧结炉快速升温至烧结温度，保温30-60分钟，然后炉冷至室温。
2.根据权利要求1所述的大功率芯片连接的低温烧结方法，其特征在于，第一阶段 所述的纳米银膏厚度设定为30um～50um。
3.根据权利要求1所述的大功率芯片连接的低温烧结方法，其特征在于，第一阶段 所述的放置设定的温度和时间，是在50-60℃下放置3-5分钟，或者在室温下放置24小 时。
4.根据权利要求1所述的大功率芯片连接的低温烧结方法，其特征在于，第四阶段 所述的烧结温度设定为使烧结炉内的压力范围达到1-5Mpa时的温度。
5.根据权利要求1所述的大功率芯片连接的低温烧结方法，其特征在于，第四阶段 所述的烧结温度设定为260-300℃。
6.一种纳米银膏厚度控制装置，其用于大功率芯片连接的低温烧结中，其特征在于， 包括有：加载支座(1)，设置在加载支座(1)内的用于放置具有纳米银膏的大功率芯 片结构并测量该大功率芯片中纳米银膏厚度的测量支撑结构(3)，以及贯穿加载支座(1) 的上端并伸入到加载支座(1)内由上至下对测量支撑结构(3)施加压力的加载螺钉(2)。
7.根据权利要求6所述的大功率芯片中纳米银膏厚度控制装置，其特征在于，所述 的测量支撑结构(3)包括有：支撑块(4)，设置在支撑块(4)上面的第一玻璃板(5)， 分别设置在支撑块(4)两侧的第一引伸计(7)和第二引伸计(8)，所述的第一引伸计 (7)和第二引伸计(8)的顶端支撑有位于第一玻璃板(5)的上方的第二玻璃板(6)， 所述的第一玻璃板(5)和第二玻璃板(6)之间用于放置具有纳米银膏的大功率芯片结 构，所述的加载螺钉(2)顶在第二玻璃板(6)的顶端对具有纳米银膏的大功率芯片结 构施压。
8.根据权利要求7所述的大功率芯片中纳米银膏厚度控制装置，其特征在于，所述 的第一玻璃板(5)和第二玻璃板(6)的厚度相同。
9.根据权利要求7所述的大功率芯片中纳米银膏厚度控制装置，其特征在于，所述 的第一引伸计(7)采用位移计或激光测距计。
10.根据权利要求6或7所述的大功率芯片中纳米银膏厚度控制装置，其特征在于， 所述的具有纳米银膏的大功率芯片结构包括有：位于底层的基板(9)，位于顶层的芯片 (11)，以及位于基板(9)和芯片(11)之间的纳米银膏(10)。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于天津大学，未经天津大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200910069441.6/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
