[发明专利]一种基于FPGA的多核心星载计算机

说明书

技术领域

本发明涉及一种航天应用的、可根据卫星任务、通过硬件编程自主改变系统功能并进行部分重构等故障处理的、多核心星载计算机及其实现方法，尤其涉及，属于航天航空的数据处理技术领域。

背景技术

随着电子技术和计算机技术的不断发展，航天器电子系统的微小型化设计越来越受到关注，高密度的功能集成对于星载电子系统的性能也提出了更高的要求。传统星载计算机采用ASIC，通过操作系统软件的设计来进行系统功能任务的划分，同时操作系统的各个任务间通过一定的同步机制完成系统功能的调用，这往往涉及到占用较长机器周期的运算，处理速度慢；同时现有的星载计算机设计多采用双机备份的方法，这种结构常常需要可靠的仲裁机构的支持，这会加大计算机的设计难度，同时难以保证整机设计的可靠性。常规的星载计算机在片级或系统级利用相同的处理器冷热备份的方法来完成系统的冗余性，可靠性差。

发明内容

本发明的目的是解决采用ASIC软件实现方式的星载计算机处理速度慢、可靠性差的问题，提供了一种基于FPGA的多核心星载计算机。

本发明包括基于SRAM的FPGA、n个PROM、n个SRAM、反熔丝FPGA和配置NOR型闪存，基于SRAM的FPGA包括n个处理器，分别为第一处理器、第二处理器……第n处理器，每个处理器的始能输入端与一个PROM的输出端相连，每个处理器的缓存输入输出端与一个SRAM的输入输出端相连，反熔丝FPGA包括回读刷写接口电路、监测电路、控制电路和表决电路，回读刷写接口电路的配置文件输入输出端与基于SRAM的FPGA的配置文件输入输出端相连，第一处理器的心跳信号输出端与监测电路的第一输入端相连，第二处理器的心跳信号输出端与监测电路的第二输入端相连，第n处理器的心跳信号输出端与监测电路的第n输入端相连，监测电路的输出端与控制电路的监测输入端相连，控制电路的重构控制信号输入输出端与回读刷写接口电路的重构控制信号输入输出端相连，配置NOR型闪存的输入输出端与回读刷写接口电路的输入输出端相连，第一处理器的总线输出端与表决电路的第一输入端相连，第二处理器的总线输出端与表决电路的第二输入端相连，第n处理器的总线输出端与表决电路的第n输入端相连，表决电路的输出端与控制电路的表决信息输入端相连，表决电路对基于SRAM的FPGA的n个处理器输出的n个总线输出信息根据少数服从多数的标准进行仲裁。

本发明的优点是：本发明由于采用FPGA多核心处理器，简化设计流程，并行结构使计算机具有多线程计算功能，使用多个处理器执行不同的任务，实现不同的功能，可以大幅提升系统的性能，多核处理器在不增加额外的硬件开销的前提下，既保留了软件实现的灵活性，又可以大幅提高计算机的性能，具备高处理速度的优点。

附图说明

图1是本发明的结构示意图。

具体实施方式

具体实施方式一：下面结合图1说明本实施方式，本实施方式包括基于SRAM的FPGA1、n个PROM2、n个SRAM3、反熔丝FPGA4和配置NOR型闪存5，

基于SRAM的FPGA1包括n个处理器，分别为第一处理器1-1、第二处理器1-2……第n处理器1-n，每个处理器的始能输入端与一个PROM2的输出端相连，每个处理器的缓存输入输出端与一个SRAM3的输入输出端相连，

反熔丝FPGA4包括回读刷写接口电路4-1、监测电路4-2和控制电路4-3，回读刷写接口电路4-1的配置文件输入输出端与基于SRAM的FPGA1的配置文件输入输出端相连，第一处理器1-1的心跳信号输出端与监测电路4-2的第一输入端相连，第二处理器1-2的心跳信号输出端与监测电路4-2的第二输入端相连，第n处理器1-n的心跳信号输出端与监测电路4-2的第n输入端相连，监测电路4-2的输出端与控制电路4-3的监测输入端相连，控制电路4-3的重构控制信号输入输出端与回读刷写接口电路4-1的重构控制信号输入输出端相连，配置NOR型闪存5的输入输出端与回读刷写接口电路4-1的输入输出端相连。