[发明专利]基于内容可寻址存储器的高速无损数据压缩系统

权利要求书

1.基于内容可寻址存储器的高速无损数据压缩系统，它包括时钟模块(4)、输入数据缓存模块(1)、字典模块(5)、LZW算法核心模块(2)和输出编码模块(3)，其中：

时钟模块(4)，用于提供系统所需要的所有时钟信号；

输入数据缓存模块(1)，由FPGA内部的先入先出存储器FIFO构成，用于缓存输入数据，并将输入的数据以数据流的形式提供给LZW算法核心模块进行压缩；

LZW算法核心模块(2)，所述LZW算法核心模块用于接收输入数据缓存模块输出的数据流；还用于通过对字典的初始化、查找、更新以及LZW算法的应用实现对输入数据流的压缩，并将压缩后生成的代码流输入到输出编码模块；

输出编码模块(3)，用于根据后端存储器或总线位宽的需要将输入的代码流转换成预期的数据流；

所述字典模块(5)由FPGA内部的CAM构造，所述CAM的位宽为17位，深度为512；并且所述CAM中存储体的地址对应LZW算法核心模块中的LZW算法的代码；

其特征在于，用于构成字典模块(5)的CAM，由32个存储页及一个输入地址译码模块、一个输出地址译码模块和控制模块组成，每个存储页由16个存储体组成；所述存储体的地址为9位，每一位宽度是17位，前9位用于存储实体Entry的前缀Prefix，后8位用于存储实体Entry的后缀Suffix，每个存储体的结构相同，所述存储体由比较器和触发器组成，所述触发器用于存储数据，在写使能信号有效时，当某一个存储体被选中，向该存储体中的触发器中写入新数据，进行数据更新；在比较模式下，所有存储体被选中，所述存储体中的比较器将输入的数据与所述存储体的触发器中的数据进行比较，并根据比较结果输出匹配信号；

所述输入地址译码模块，用于根据控制模块输入的四位地址数据addr(3:0)确定指定存储页中的存储体，并将所述存储体的选择信号置有效；

所述输出地址译码模块，用于根据存储页输出的匹配数据Entry_Match(15:0)输出匹配成功的存储体的四位地址数据add_suf(3:0)，并将所述四 位地址数据add_suf(3:0)输出给控制模块；

控制模块，用于根据输入的9位地址数据addr(8:0)的前5位addr(8:4)选择对应的指定存储页，还用于将所述9位地址数据addr(8:0)的后4位地址数据addr(3:0)输出给输入地址译码模块；还用于将输出地址译码模块输出的四位地址数据add_suf(3:0)添加上对应指定存储页的5位地址数据形成9位地址数据Data_out(8:0)输出。

2.根据权利要求1所述的基于内容可寻址存储器的高速无损数据压缩系统，其特征在于，所述LZW算法核心模块(2)由两个状态机嵌套组成。

3.根据权利要求2所述的基于内容可寻址存储器的高速无损数据压缩系统，其特征在于，所述两个状态机分别用于实现系统主程序和数据压缩程序。

4.根据权利要求3所述的基于内容可寻址存储器的高速无损数据压缩系统，其特征在于，用于实现系统主程序的状态机有四个工作状态，每个工作状态所做的工作及状态之间的相互转换过程为：

空闲状态，用于判断复位信号Reset的状态，当复位信号有效Reset＝1时，进入初始化状态；

初始化状态，用于完成对字典的初始化的写操作过程，具体为：向字典中前256个存储体中的数据的前缀均写为0，后缀写入该存储体地址信息，然后置清除标志有效、设置结束标志，此时，输入地址Addin＝257，初始化完成，然后进入到数据压缩状态；

数据压缩状态，用于在写使能信号有效Wren＝1、并且字典未满c_full＝1的情况下，采用LZW压缩算法对数据进行压缩；在写使能信号无效Wren＝0时，进入结束状态；在写使能信号有效Wren＝1，并且字典已满c_full＝0的情况下，进入到初始化状态；

结束状态，在复位信号无效Reset＝0时，转入空闲状态。

5.根据权利要求3所述的基于内容可寻址存储器的高速无损数据压缩系统，其特征在于，用于实现数据压缩程序的状态机有四个工作状态，每个工作状及状态之间的相互转换过程为：

搜索空闲状态，在输入地址Addin＝257，并且复位信号有效Reset＝1时，进入字典搜索状态； 

字典搜索状态，将输入数据与CAM中所有存储体中的数据进行比较，并获得比较结果Match，当比较结果有效Match＝1时，进入字典匹配状态；当比较结果无效Match＝0时，进入字典不匹配状态；当复位信号无效时，进入搜索空闲状态；

字典匹配状态，将匹配的存储体的地址写入实体Entry的前缀中，然后进入字典搜索状态；

字典不匹配状态，输出实体Entry的前缀，更新字典模块(5)，将实体的后缀高位添0变成9位后写入前缀，然后进入字典搜索状态。