[发明专利]一种时分多通道LAPD处理器及其设计方法

权利要求书

1.一种基于FPGA的时分多通道LAPD处理器，它是由系统端 总线接口单元、系统端发送缓存区、系统端接收缓存区、通道配置寄 存器、时分多通道LAPD处理器发送单元、时分多通道LAPD处理器接 收单元、通道状态参数存储区、线路端发送乒乓缓存区、线路端接收 乒乓缓存区和线路端数据传输单元组成的，其特征在于：系统端总线 接口单元分别连接系统端发送缓存区、系统端接收缓存区和通道配置 寄存器，系统端发送缓存区连接时分多通道LAPD处理器发送单元， 系统端接收缓存区连接时分多通道LAPD处理器接收单元，通道配置 寄存器分别连接时分多通道LAPD处理器发送单元、时分多通道LAPD 处理器接收单元，通道状态参数存储区连接时分多通道LAPD处理器 发送单元和时分多通道LAPD处理器接收单元，时分多通道LAPD处理 器发送单元连接线路端发送乒乓缓存区，时分多通道LAPD处理器接 收单元连接线路端接收乒乓缓存区，线路端发送乒乓缓存区和线路端 接收乒乓缓存区分别连接线路端数据传输单元。

2.一种基于FPGA的时分多通道LAPD处理器设计方法，其特 征在于：具体步骤如下：

步骤一、时分多通道LAPD处理器中的参数区的初始化，包括通 道的配置、状态机初始化和LAPD通道参数的初始化三个阶段；设定 时分多通道LAPD处理器中的3个通道配置参数，所述的通道配置参 数有最大支持LAPD通道数channel、FPGA内部为每一个通道分配的 缓存区大小fpga_ram和与外围控制芯片接口中为每个通道分配的缓 存区大小arm_ram，它们的初始化值均根据具体的需求设定，默认值 分别为256、640bit和80*16bit；初始化时分多通道LAPD处理器中 的2个状态机的状态，两个状态机分别为多通道处理状态机和LAPD 协议处理状态机，LAPD协议处理状态机是多通道处理状态机的子状 态机，多通道处理状态机用于实现在多个通道之间进行切换以及每一 个通道状态参数的缓存和恢复，LAPD协议处理状态机根据多通道处 理状态机恢复的通道状态参数进行LAPD协议的处理，它们的状态均 初始化为state0；初始化时分多通道LAPD处理器中的每个通道的通 道状态参数，每个通道的所有通道状态参数的初始化值均为0；

步骤二、乒乓数据缓存结构处理，根据线路端数据传输单元提供 的激励信号的边沿选择通道数据缓存区，即激励信号为上升沿时，时 分多通道LAPD处理器处理乓缓存区中的数据，当激励信号为下降沿 时，时分多通道LAPD处理器处理乒缓存区中的数据，这样避免线路 端数据传输单元和时分多通道LAPD处理器同时对相同存储单元操作 时造成的冲突；

步骤三、根据多通道处理状态机中的LAPD通道计数器的值进行 通道切换，LAPD通道计数器的初始值为0，每处理完一个LAPD通道 数据之后，LAPD通道计数器的值增加1，将下一个通道设为当前通道 进行处理，保证多个通道中的数据被时分地处理；

步骤四、根据LAPD通道计数器的值，读取相应的通道状态参数， 为当前通道恢复上次保存的状态参数值，使其继续上次处理时的状态 处理，保证通道处理的连续性；

步骤五、根据ITU-T Q.920/ITU-T Q.921协议中的处理流程，对 当前通道中的数据进行处理，分为以下几个步骤；

(1)时分多通道LAPD处理器发送单元根据协议在每一个有效 LAPD帧的头部和尾部序列中插入标志序列0x7E，时分多通道LAPD处 理器接收单元则检测接收LAPD帧中的标志序列以判断LAPD帧的开始 和结束；

(2)0比特插入/删除，为保证LAPD帧的透明传输，发送端在 LAPD帧中连续5个“1”序列之后插入一个“0”，在接收端，则删除 LAPD帧中5个连“1”序列之后插入的“0”；

(3)CRC校验，发送端根据生成多项式x¹⁶+x¹²+x⁵+1对发送的 LAPD帧数据进行计算生成CRC校验序列，接收端则根据生成多项式 x¹⁶+x¹²+x⁵+1执行对接收LAPD帧数据的正确性校验；

(4)对外围控制芯片接口的处理，它包括LAPD接口数据结构的 处理、对外围控制芯片接口缓存区的控制和串并变换/并串变换三个 部分；a.对外围控制芯片接口数据结构的处理，它包括接口标志序列 0x9999和数据长度序列，在发送方向根据接口标志序列和数据长度 序列提取出有效数据，送入时分多通道LAPD处理器发送单元进行处 理，接收方向根据接收的LAPD信令数据计算有效数据的长度并添加 接口标志序列0x9999及数据长度序列；b.对外围控制芯片接口缓存 区的控制，接收方向缓存区采用乒乓结构，发送方向采用共享内存机 制，时分多通道LAPD处理器控制缓存区的读指针，每次读取数据之 后使用读指针标记读取的当前位置；c.串并变换/并串变换，为适应 外围控制芯片的接口类型及保证通信的速率，与外围控制芯片的接口 采用并行的数据总线，而LAPD帧为串行数据流，这样需要在发送方 向做并串变换处理，在接收方向做串并变换处理；

步骤六、当处理的数据数量达到总体参数fpga_ram的值时，暂 停当前通道的处理，并将当前通道的所有通道状态参数的值缓存到该 通道对应的通道状态参数存储区中，流程转到步骤三，开始进行下一 个通道的处理；

步骤七、当LAPD通道计数器的值为channel时，说明所有通道 均已经被处理，此时将LAPD通道计数器的值清0，等待激励信号边 沿到来时进行新一轮的处理。