[发明专利]一种全数字的开关电容sigma-delta调制器可测性设计电路及方法

权利要求书

1.一种全数字的开关电容sigma-delta调制器可测性设计电路， 其特征在于，

该电路基于已设计的待测sigma-delta调制器，并对已设计的待测 sigma-delta调制器的第一级积分器电路进行修改得到；

修改前的第一级积分器电路包括：差分输入Vin+和Vin-，差分 输出Vout+和Vout-，参考电平Vref+和Vref-；

修改后的第一级积分器增加了输入端开关（S2），并且参考电平 开关（S1）由双向开关修改为三向开关，同时增加了GND输入端、 GND参考电压、数字激励输入端口和数字加法器模块（Add）；

输入端开关（S2），设置于待测sigma-delta调制器的输入端，用 于在进行测试时将输入信号切换至新增的接地Gnd端；

参考电平开关（S1），设置于所述待测sigma-delta调制器的第一 级积分器参考电平输入端，与所述参考电平中新增的接地Gnd端对 应；

数字激励输入端口，用于输入数字激励（Ds）；

数字加法器模块（Add），计算所述待测sigma-delta调制器的量 化器数字输出（D0）与数字激励（Ds）之差；在测试模式下利用所 述数字加法器模块（Add）的输出决定所述第一级积分器的所述参考 电平开关（S1）的连接状态，进而通过分析所述数字激励及量化器数 字输出测得所述待测sigma-delta调制器的性能。

2.如权利要求1所述的可测性设计电路，其特征在于，所述电 路还包括：

控制模块，通过增加的模式选择信号（Test）控制所述电路在正 常模式和测试模式之间切换。

3.如权利要求2所述的可测性设计电路，其特征在于，所述控 制模块将所述电路切换为正常模式时，所述第一级积分器的操作方法 为：

所述输入端开关（S2）分别连接到Vin+和Vin-；所述数字加法 器模块（Add）被旁路，则所述第一级积分器的参考电平开关（S1） 通过所述量化器反馈控制连接到Vref+或Vref-；

其他部分的电路操作时序与原始调制器相应部分操作时序一致。

4.如权利要求2所述的可测性设计电路，其特征在于，所述控 制模块将所述电路切换为测试模式时，所述第一级积分器的操作方法 为：

所述输入端开关（S2）连接到Gnd；所述数字加法器模块（Add） 计算量化器数字输出（D0）与输入数字激励（Ds）之差；通过所述 数字加法器模块（Add）的输出控制所述第一级积分器的参考电平开 关（S1）连接到Vref+、Gnd或Vref-；

其他部分的电路操作时序与原始调制器相应部分操作时序一致。

5.如权利要求4所述的可测性设计电路，其特征在于，在所述 测试模式下，将所述量化器数字输出（D0）通过傅立叶变换获得输 出频谱：

得到的信噪比加上6dB即为在所述数字激励（Ds）的输入信号 幅度下所述待测sigma-delta调制器的信噪比；

得到的偏置减去6dB即为在所述数字激励（Ds）的输入信号幅 度下所述待测sigma-delta调制器的偏置。

6.如权利要求1～5任一项所述的可测性设计电路，其特征在于， 所述数字激励（Ds）通过软件调制器或硬件调制器生成，并要求所述 数字激励（Ds）的信噪比远大于所述待测sigma-delta调制器的信噪比。