[发明专利]可实现频段选择的自校正锁相环频率综合器

说明书

技术领域

本发明涉及无线收发机中频率综合器设计技术领域，特别涉及一种可 实现频段选择的自校正锁相环频率综合器。

背景技术

锁相环频率综合器是无线收发机设计中的一个关键模块，它输出一系 列高精度频率信号，为收发机的频率变换提供本振信号。常用的锁相环频 率综合器结构如图1所示，由依次连接的鉴相鉴频器、电荷泵、环路滤波 器、压控振荡器和连接在鉴相鉴频器输入端和压控振荡器输出端之间的分 频器构成。锁相环频率综合器中压控振荡器结构如图2所示，由谐振电感 L1、L2、变容管Cvar1、Cvar2以及一个由PMOS管M1和M2交叉耦合 构成的负阻放大器组成，电感L1、L2和变容管Cvar1、Cvar2构成LC振 荡器，负阻放大器提供振荡所需的能量，振荡器频率的变化是通过改变变 容管的电容值实现，模拟控制电压来自低通滤波器的输出。

锁相环频率综合器的工作原理为：鉴相鉴频器比较输入信号fref和 fdiv信号的频差和相差，输出一个频/相差信号，当fref信号领先fdiv信号 时，输出U信号，或者当fref信号落后fdiv信号时，输出D信号，这里 相差信号的宽度代表两个输入信号差值的幅值。电荷泵产生一定数量的等 效于相差信号的电荷。环路滤波器把输入电荷转化成压控振荡器的控制电 压，控制电压升高或者降低是依赖于相差信号(U或者D信号)。压控振 荡器的周期输出信号的频率是输入电压的函数。分频器是反馈路径上的模 块，可以是整数型或者分数型，其主要作用是提供环路的反馈系数。

采用上述结构的锁相环频率综合器由于理论和技术最为成熟、设计所 用的电路比较简单，因此一直以来应用最为广泛，但该结构仍然存在问题， 即由于工艺、温度以及偏置等的影响，压控振荡器的输出频率会偏离设计 值。为了解决这个问题，一种方法是通过在出厂之前经过手动校正来校正 输出频率值，该办法效率很低，增加了锁相环的成本，限制了锁相环的应 用范围。另外一种办法是使得压控振荡器设计的频率工作范围远大于实际 所需要的频率工作范围。这种方法将增加压控振荡器增益。大的增益使得 压控振荡器对输入调制噪声更加敏感，放大了环路中的电荷泵的纹波噪 声，环路滤波器的热噪声等。

在无线收发机越来越走向单芯片设计过程中，上述因素制约了传统锁 相环频率综合器的高度集成，无法实现单芯片设计以节约成本。因此，开 发新型结构的频率综合器以适应单芯片集成就成了一个很紧迫的问题。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的主要目的在于克服传统锁相环频率综合器在单芯 片集成中存在的问题，提供一种可实现频段选择的自校正锁相环频率综合 器，当上电复位或者分频比改变的时候，能自动地选择一条适宜的压控振 荡器工作曲线。本发明使得压控振荡器能在较低的增益下获得较宽的频率 校正范围，有利于提高噪声性能和单芯片集成。

(二)技术方案

为达到上述目的，本发明提供了一种可实现频段选择的自校正锁相环 频率综合器，由锁相环路和自校正环路构成，其中，锁相环路由鉴相鉴频 器、电荷泵、环路滤波器、压控振荡器和分频器依次连接而成，自校正环 路由鉴相鉴频器、触发器、控制器、压控振荡器和分频器依次连接而成， 且分频器的输出端连接于鉴相鉴频器的输入端，鉴相鉴频器的输入端接收 输入参考信号(fref)和反馈信号(fdiv)，锁相环路和自校正环路共用鉴 相鉴频器、压控振荡器和分频器；

其中，所述触发器用来判断参考信号是领先还是滞后分频器反馈信 号，当参考信号(fref)领先反馈信号(fdiv)时，输出U为高，将被紧接 着的反馈信号(fdiv)的上升沿复位；当反馈信号(fdiv)领先参考信号(fref) 时，输出D为高，将被紧接着的参考信号(fref)的上升沿复位；触发器 的时钟输入为D信号，而触发端输入为U信号；因为鉴相鉴频器中存在 复位延时，每个工作周期，U信号和D信号存在同时为高，然后被复位信 号复位的短脉冲，这使得触发器的时钟输入端有输入时钟；当U信号领先 D信号，触发器输出信号为高，当U信号滞后D信号时，触发器输出信 号为低；触发器的输出信号作为控制器输入信号，用来决定压控振荡器的 控制字；