[发明专利]用于脉冲吞咽式分频器稳定性的脉冲展宽器及方法

说明书

技术领域

本发明涉及分频器技术领域，是一种用于提高脉冲吞咽式分频器稳定性的脉冲展宽器及方法，以及使用分频器的锁相环。

背景技术

按照电气和电子工程师协会(IEEE)802.16d协议规定，WiMAX的一个目标频段为3.5GHz附近频率段，信道带宽可以为3.5MHz、5MHz、7MHz、10MHz、14MHz和20MHz等。该协议能够满足小区级的无线宽带通信要求，是3G通信的代表协议之一。由于目前各个国家对3.5GHz频率段的划分和使用不明确且不一致，一种选择是从3100MHz到3500MHz的频率段，并且将信道的带宽设定为20MHz。因此，需要设计出能够覆盖从3100MHz到3500MHz的锁相环(Phase Locked Loop，PLL)，并且频道带宽为20MHz。

由于信道频率和信道带宽正好为20MHz的整数倍，因此所设计的锁相环采用了整数型结构，为降低分频器的设计难度，可将参考频率取5MHz，并利用第一2倍分频器、第二2倍分频器以及可编程的脉冲吞咽式N倍分频器来组成完整的分频器结构。这样，可编程的脉冲吞咽式N倍分频器只需工作在1/4倍的信道频率处，大大降低了其设计难度，并降低了功耗。由于在无线收发机系统中，本征信号的频率精度会直接影响到信道通信的质量，因此必须设计出具有极高频率精度的PLL。当脉冲吞咽式分频器进行置数时，两组控制字必须在同样的置数时间内分别写入到可编程主计数器和可编程吞咽计数器中，置数过程才能成功。在传统的脉冲吞咽式分频器中，一般是直接将可编程主计数器的输出端直接反馈到置数使能端(即LOAD端)，这种结构在参考文献(Shigeki Obote等的《A novel(N+1/2)pulse swallow programmable divider for the prescaler PLL frequency synthesizer》，Analog Integrated Circuits and signal processing，vol.21，no.2，pp.117-126，Nov.1999.)中被描述过。对于传统的脉冲吞咽式分频器而言，在可编程主计数器的置数完成的瞬间，置数过程即告结束。换句话说，置数时间完全由可编程主计数器的置数过程所决定。对于可编程吞咽计数器而言，置数时间的长度完全是未知的，它的置数过程存在失败的可能(在下面的内容中会进一步解释)，因此有必要采取措施提高稳定性来保证PLL工作在正确的频率。

发明内容

本发明的目的是公开一种用于增强脉冲吞咽式分频器稳定性的脉冲展宽器及方法，该脉冲展宽器及方法可以消除传统脉冲吞咽式分频器中可能存在的置数失败风险。

为达到上述目的，本发明的技术解决方案是：

一种用于脉冲吞咽式分频器稳定性的脉冲展宽器，其包括D触发器和延迟单元，延迟单元包括偶数个反相器，偶数个反相器相互串联；

现有的脉冲吞咽式分频器的反相器出口端与D触发器输入端电连接，D触发器的Q输出端与现有的脉冲吞咽式分频器的可编程主计数器和可编程吞咽计数器的LOAD使能信号端电连接；D触发器的输出端与延迟单元输入端电连接，延迟单元输出端与D触发器的清零输入端电连接。

所述的脉冲展宽器，其所述偶数个反相器的数目，由脉冲吞咽式分频器的最小置数时间确定，串联的偶数个反相器产生的时间延迟量≥脉冲吞咽式分频器的最小置数时间。

一种所述的脉冲展宽器的脉冲展宽方法，其包括步骤：

a)在信号上升沿到达D触发器的IN输入端瞬间，D触发器被触发，并在Q输出端输出高电平同时在输出端输出低电平；

b)输出端的低电平信号，经过串联的偶数个反相器产生时间延迟后，到达清零输入端；

c)到达清零输入端的瞬间，D触发器立即清零，即Q输出端从高电平跳变回低电平，使脉冲吞咽计数器置数。

所述的脉冲展宽方法，其所述在b)步中，串联的偶数个反相器产生的时间延迟量≥脉冲吞咽式分频器的最小置数时间，使每个分频周期都计数正确。

本发明的用于脉冲吞咽式分频器稳定性的脉冲展宽器及方法，在现有的脉冲吞咽式分频器中，用于将“置数”信号的脉冲宽度展宽到合理值，确保了可编程的脉冲吞咽式分频器“置数”过程的正确完成。

附图说明

图1是基于脉冲吞咽式分频器的锁相环系统；

图2是基于可编程主计数器和可编程吞咽计数器的传统脉冲吞咽式分频器；

图3是基于脉冲展宽器、可编程主计数器以及可编程吞咽计数器的脉冲吞咽式分频器；

图4是3-bit的可编程吞咽计数器33；