[发明专利]接收芯片电路与通信系统

说明书

技术领域

本发明涉及通信技术，尤其是一种接收芯片电路与通信系统。

背景技术

在通信系统中，对于大型的工作芯片来说，通常需要借助于外界提供的 至少一个通信系统时钟，也即：工作时钟，来进行工作。随着通信技术的进 步与对通信需求的逐步提高，工作芯片对工作时钟的性能要求也越来越高。 在工作时钟的性能参数中，一个很重要的参数就是时钟信号的上升时间。其 中，信号的上升时间是指信号在低电平到高电平转换的过程中所需要的时间。 目前，业界一般是用高电平与低电平之差值的20％到80％或者10％到90％之 间的转换时间，来定义信号的上升时间。例如：一个信号的高电平是1V，低 电平是0V，则定义信号的上升时间为信号从0.2V到0.8V的转换时间，或者 信号从0.1V到0.9V的转换时间。对于通信系统中的大多数工作芯片来说， 要求时钟信号的上升时间必须小于一个特定值，也即：时钟信号的上升速率 必须大于另一个特定值，才能保证工作芯片正常工作。

目前，工作芯片输入端的时钟信号不能满足通信系统芯片要求的原因主 要有以下两个：

一是所采用的时钟芯片输出信号的上升时间本来就达不到通信系统中工 作芯片的要求。这种情况下，通常需要选用一种质量较好的时钟芯片，但这 种芯片的价格更高，增加了通信系统成本。

二是时钟芯片输出信号的上升时间能满足通信系统工作芯片的要求，但 是，由于长距离的传输线衰减，使得时钟信号的上升速度退化。其中的传输 线可以理解为印制电路板(print circuit board，以下简称：PCB)上的电气连 接线。信号在传输线上传输有两个损耗：第一是趋肤效应损耗，即：由于高 速信号的电流只分布在传输线的边沿部分而损耗的能量。第二是介质损耗， 即：信号在传输线上传输的时候，有一部分能量会进入介质层，引起介质发 热而损耗的能量。传输线越长，损耗越多，信号的上升速度退化也越多。

为避免长距离的传输线衰减导致时钟信号的上升速度退化，常用的方法 就是尽可能的使时钟芯片靠近通信系统的接收芯片，也即：工作芯片。如图 1所示，为时钟芯片与通信系统中接收该时钟芯片输出的时钟信号的接收芯 片的一个连接原理示意图。大多数情况下，时钟芯片输出多路时钟信号到不 同的接收芯片，而这些接收芯片位于PCB上不同的位置，而且距离不可能靠 的很近。因此，时钟芯片最多只能靠近一个或者两个接收芯片放置，无法靠 近每个接收芯片放置。因此，时钟芯片输出到远处芯片的时钟信号也会出现 信号上升速率的退化。为避免这种情况，现有技术中采用更多的时钟芯片， 使得这些时钟芯片分别靠近接收芯片。这就增加了通信系统的成本与产品结 构的复杂性，并且增加了通信系统产品的设计难度。

发明内容

本发明实施例的目的是：提供一种接收芯片电路与通信系统，以有效提 高时钟信号的上升速率，降低时钟信号的上升时间，满足工作芯片的输入要 求，保证工作芯片的稳定工作。

为实现上述目的，本发明实施例提供的一种接收芯片电路，包括M个接 收芯片，所述M个接收芯片中N个接收芯片的输入端分别设置有一个调节电 路，用于将输入所述N个接收芯片的输入端的时钟信号在选择频段内的能量 增益到预设值，其中，N为大于零的整数，M≥N。

本发明实施例提供的一种通信系统，包括印制电路板PCB，所述PCB上 设置有接收芯片电路和时钟芯片，所述接收芯片电路包括M个接收芯片，所 述时钟芯片通过传输线向所述M个接收芯片提供时钟信号，所述M个接收 芯片中N个接收芯片的输入端分别设置有一个调节电路，用于将输入所述N 个接收芯片的输入端的时钟信号在选择频段内的能量增益到预设值，其中， N为大于零的整数，M≥N。

本发明实施例提供的接收芯片电路与通信系统，可以在接收芯片的输入 端分别设置一个调节电路，将输入该接收芯片的输入端的时钟信号在选择频 段内的能量增益到预设值，从而有效提高时钟信号的上升速率，降低时钟信 号的上升时间，满足工作芯片的输入要求，保证工作芯片的稳定工作。由于 调节电路的成本低于更换质量较好的时钟芯片所需的成本，与现有技术相比， 还可以在获取相同时钟信号的上升时间的情况下，降低通信系统的成本。

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

附图说明