[发明专利]一种数字预失真处理的方法和装置

权利要求书

1.一种数字预失真处理的方法，其特征在于，该方法包括：

A、将输入信号x(n)进行取幅度处理后，将取幅度处理后的信号时分复用 为D路信号；分别获取该D路信号对应的预失真参数；

在执行所述步骤A的同时，执行步骤B、将输入信号x(n)延时时间T后时 分复用为D路信号，其中，T为执行所述步骤A中取幅度处理和获取预失真参 数处理所产生的延时时间；

C、将步骤A产生的D路预失真参数与步骤B产生的D路信号进行并列乘 累加处理后输出信号y(n)；其中，D为大于1的整数；

所述D为M/U，其中，M为记忆因子的级数，U为时钟频率f_clk与输入信 号x(n)的频率f_s的比例关系；

所述步骤C具体包括：将步骤A产生的D路预失真参数和步骤B产生的D 路信号分别按照时间顺序依次延时U个时钟周期后，进行对应的乘法处理，并 对乘法处理后的D路结果进行循环累加后输出信号y(n)，其中，第1路循环累 加的输入为第1路的乘法处理结果，第i路循环累加的输入为第i路乘法处理的 结果与第i-1路循环累加的结果，1<i≤D。

2.根据权利要求1所述的方法，其特征在于，所述时分复用的步骤具体包 括：对所述取幅度处理后的信号或者延时时间T后的输入信号按照时钟周期进 行采样处理后分别输入D路移位寄存器，该D路移位寄存器每U个时钟周期 读取一次输入的信号，且输出的D路信号依次间隔U个输入信号x(n)的信号周 期。

3.根据权利要求1所述的方法，其特征在于，步骤A中所述分别获取该D 路信号对应的预失真参数具体包括：分别计算该D路信号对应的查找表LUT 地址，并分别利用计算出的LUT地址查找LUT获取D路预失真参数。

4.根据权利要求1所述的方法，其特征在于，将步骤A产生的D路预失 真参数和步骤B产生的D路信号分别按照实部和虚部执行所述延时、乘法处理 和循环累加的步骤。

5.一种数字预失真处理的装置，其特征在于，该装置包括：预失真参数提 取模块、延时处理模块以及预失真乘累加模块；

其中，所述预失真参数提取模块包括：

取幅度模块，用于将输入信号x(n)进行取幅度处理后得到的信号输出给第 一时分复用模块；

第一时分复用模块，用于将接收到的信号时分复用为D路信号后输出给参 数获取模块；

参数获取模块，用于分别获取接收到的D路信号对应的预失真参数后输出 给并列乘累加模块；

所述延时处理模块，用于将输入信号x(n)延时时间T后输出给第二时分复 用模块；其中，T为所述取幅度模块和参数获取模块产生的延迟时间；

所述预失真乘累加模块包括：

第二时分复用模块，用于将接收到的信号时分复用为D路信号后输出给并 列乘累加模块；

并列乘累加模块，用于将所述第二时分复用模块输出的D路信号和所述参 数获取模块输出的D路预失真参数进行并列乘累加处理后输出信号y(n)；

所述第一时分复用模块和第二时分复用模块将接收到的信号时分复用为 M/U路信号，其中，M为记忆因子的级数，U为时钟频率f_clk与输入信号x(n)的 频率f_s的比例关系；

所述并列乘累加模块包括：D个延迟单元、D个乘法单元和D个累加单元；

所述D个延迟单元，用于对所述第二时分复用模块输出的D路信号和所述 参数获取模块输出的D路预失真参数按照时间顺序依次延时U个时钟周期后， 分别输入对应的乘法单元；

所述乘法单元，用于将输入的信号和预失真参数进行乘法处理，并将乘法 结果输入对应的累加单元；

所述累加单元，用于将输入的结果进行循环累加后输出信号y(n)；其中， 第1个累加单元的输入为第1个乘法单元的结果；第i路累加单元的输入为第i 个乘法单元的结果与第i-1个累加单元的结果，1<i≤D。