[发明专利]一种降低CPU功耗的方法和一种CPU、一种数字芯片

说明书

技术领域

本发明涉及SOC(System On Chip，片上系统)设计技术领域，特 别是涉及一种降低CPU功耗的方法以及一种CPU、一种数字芯片。

背景技术

CPU应用非常广泛，例如，CPU经常会作为重要器件应用在各种SOC (System On Chip，片上系统)中。

在芯片设计和应用中，功耗是一个必须考虑的问题，而CPU作为重要 器件，如何降低其功耗也是现有技术一直渴望改进的一个方向。例如，公开 号为CN101162405的中国专利就公开了一种动态降低CPU功耗的方法。该 方法可以依据CPU占有率动态调整CPU的指令运行速度。在CPU运行过 程中，如果CPU的占有率低于设定的下限值就将CPU的指令运行速度降低， 如果CPU的占有率高于设定的上限值就将CPU的指令运行速度提高，其中 CPU的指令运行速度的调整主要通过开关数据高速缓存器接口和指令高速 存器接口来实现的。

上述改进方案是针对CPU指令运行速度进行的，那么是否还存在其 他的改进角度？因为在实际的设计和应用中，本领域技术人员对于功耗 的追求是越低越好，任何能够降低功耗的方法都是需要的。

总之，需要本领域技术人员迫切解决的一个技术问题就是：如何能够进 一步降低或者更加灵活的降低CPU器件的功耗。

发明内容

本发明所要解决的技术问题是提供一种降低CPU功耗的方法以及一种 应用该方法的CPU，可以让CPU之外的其他模块自动控制CPU的时钟， 进而可以更灵活地控制CPU功耗、更低的降低CPU功耗。

相应的，本发明还提供了一种应用上述CPU的数字芯片，能够具有降 低的功耗。

为了解决上述问题，本发明公开了一种降低CPU功耗的方法，包括： CPU内部状态监测模块检测当前CPU各个通讯接口的状态信息；所述状态 信息包括该通讯接口是否在进行通信；通过与通讯接口一一对应的输出端口 将各个通讯接口的状态信息传递至该CPU的外部管理模块；所述外部管理 模块位于CPU所在的数字芯片中，为所在数字芯片的原有功能模块，或者 为新增的专用模块；所述外部管理模块依据所述状态信息控制传输给CPU 的时钟信号；当各个通讯接口的状态均为空闲时，控制传输低于正常值的时 钟信号给CPU，或者停止CPU的时钟信号供给。

优选的，当所述外部管理模块为该CPU所在数字芯片的功耗管理单元 时，所述功耗管理单元依据所述状态信息，通过数字芯片的时钟管理模块控 制输出至CPU的时钟信号。

优选的，当所述外部管理模块为该CPU所在数字芯片的另一CPU时， 所述另一CPU依据所述状态信息，通过数字芯片的时钟管理模块控制输出 至CPU的时钟信号。

优选的，所述外部管理模块为该CPU所在数字芯片的时钟管理模块。

依据本发明的另一实施例，还公开了一种CPU器件，包括：

存储器，用于存储数据和/或指令；

控制器，用于控制并协调各个功能部件运行；

运算器，用于完成各种算术和逻辑运算；

还包括：

状态监测模块，用于监测当前CPU各个通讯接口的状态信息；所述状 态信息包括该通讯接口是否在进行通信；

与通讯接口一一对应的输出端口，用于传输各个相应通讯接口的状态信 息至该CPU的外部管理模块；所述外部管理模块位于CPU所在的数字芯片 中，为所在数字芯片的原有功能模块，或者为新增的专用模块；

所述通讯接口的状态信息用于通知外部管理模块控制供给CPU与其当 前状态相适应的时钟信号；当各个通讯接口的状态均为空闲时，相适应的时 钟信号为：低于正常值或者停止。

优选的，当所述外部管理模块为该CPU所在数字芯片的功耗管理单元 时，功耗管理单元依据所述状态信息，通过数字芯片的时钟管理模块控制输 出至CPU的时钟信号。

优选的，当所述外部管理模块为该CPU所在数字芯片的另一CPU时， 所述另一CPU依据所述状态信息，通过数字芯片的时钟管理模块控制输出 至CPU的时钟信号。

优选的，所述外部管理模块为该CPU所在数字芯片的时钟管理模块。

依据本发明的另一实施例，还公开了一种数字芯片，包括：

CPU；

总线；

外部存储器；

逻辑功能单元；