[发明专利]TFT-LCD阵列基板及其制造方法有效

专利信息
申请号: 200910079290.2 申请日: 2009-03-06
公开(公告)号: CN101826532A 公开(公告)日: 2010-09-08
发明(设计)人: 张弥 申请(专利权)人: 北京京东方光电科技有限公司
主分类号: H01L27/12 分类号: H01L27/12;H01L29/10;H01L29/786;H01L21/84;H01L21/20;H01L21/027;G02F1/1362
代理公司: 北京同立钧成知识产权代理有限公司 11205 代理人: 曲鹏
地址: 100176 北*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: tft lcd 阵列 及其 制造 方法
【权利要求书】:

1.一种TFT-LCD阵列基板,包括形成在基板上的栅线和数据线,所述栅线和数据线限定的像素区域内形成像素电极和薄膜晶体管,其特征在于,所述薄膜晶体管包括:

栅电极,形成在基板上,与栅线连接;

栅绝缘层,形成在栅电极上并覆盖整个基板;

源电极,形成在栅绝缘层上,一端位于栅电极的上方,另一端与数据线连接;

漏电极,形成在栅绝缘层上,一端位于栅电极的上方,另一端与像素电极连接;

掺杂半导体层和半导体层,以横向排布方式形成在源电极与漏电极之间;

钝化层,形成在上述结构图形上,并覆盖整个基板。

2.根据权利要求1所述的TFT-LCD阵列基板,其特征在于,所述像素电极形成在栅绝缘层上,并与漏电极直接连接。

3.根据权利要求2所述的TFT-LCD阵列基板,其特征在于,所述像素电极与数据线在同一次构图工艺中形成。

4.根据权利要求1所述的TFT-LCD阵列基板,其特征在于,所述像素电极形成在钝化层上,并通过钝化层上开设的钝化层过孔与漏电极连接。

5.根据权利要求1~4中任一权利要求所述的TFT-LCD阵列基板,其特征在于,掺杂半导体层形成在源电极与漏电极之间沟道区域的内壁上,外表面与源电极和漏电极的端部接触,半导体层与掺杂半导体层的内表面接触。

6.一种TFT-LCD阵列基板制造方法,其特征在于,包括:

步骤11、在基板上沉积栅金属薄膜,通过构图工艺形成包括栅线和栅电极的图形;

步骤12、在完成步骤11的基板上沉积栅绝缘层、透明导电薄膜和源漏金属薄膜,通过构图工艺形成包括数据线、源电极、漏电极和像素电极的图形,所述漏电极与像素电极直接连接;

步骤13、在完成步骤12的基板上沉积掺杂半导体薄膜,通过构图工艺在源电极和漏电极之间形成横向设置的掺杂半导体层图形;

步骤14、在完成步骤13的基板上沉积半导体薄膜,通过构图工艺在源电极和漏电极之间形成横向设置的半导体层图形;

步骤15、在完成步骤14的基板上沉积钝化层,通过构图工艺形成包括栅线接口过孔和数据线接口过孔的图形。

7.根据权利要求6所述的TFT-LCD阵列基板制造方法,其特征在于,所述步骤12包括:

在完成步骤11的基板上,采用等离子体增强化学气相沉积方法沉积栅绝缘层;

在完成前述步骤的基板上,采用磁控溅射或热蒸发的方法,依次沉积透明导电薄膜和源漏金属薄膜;

在源漏金属薄膜上涂敷一层光刻胶;

采用半色调或灰色调掩模板对光刻胶进行曝光,使光刻胶形成光刻胶完全保留区域、光刻胶完全去除区域和光刻胶半保留区域;其中光刻胶完全保留区域对应于数据线、源电极和漏电极图形所在区域,光刻胶半保留区域对应于像素电极图形所在区域,光刻胶完全去除区域对应于上述图形以外的区域;显影处理后,光刻胶完全保留区域的光刻胶厚度没有变化,光刻胶完全去除区域的光刻胶被完全去除,光刻胶半保留区域的光刻胶厚度变薄;

通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的源漏金属薄膜和透明导电薄膜,形成包括数据线和源电极的图形,源电极与数据线连接;

通过灰化工艺完全去除光刻胶半保留区域的光刻胶,暴露出该区域的源漏金属薄膜;

通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的源漏金属薄膜,形成包括漏电极和像素电极的图形,漏电极与像素电极直接连接;

剥离剩余的光刻胶。

8.根据权利要求6所述的TFT-LCD阵列基板制造方法,其特征在于,所述步骤12包括:

在完成步骤11的基板上,采用等离子体增强化学气相沉积方法沉积栅绝缘层;

在完成前述步骤的基板上,采用磁控溅射或热蒸发的方法,沉积透明导电薄膜;

采用普通掩模板通过构图工艺形成包括像素电极的图形;

在完成前述步骤的基板上,采用磁控溅射或热蒸发的方法,沉积源漏金属薄膜;

采用普通掩模板通过构图工艺形成包括数据线、源电极和漏电极的图形,漏电极与像素电极直接连接。

9.一种TFT-LCD阵列基板制造方法,其特征在于,包括:

步骤21、在基板上沉积栅金属薄膜,通过构图工艺形成包括栅线和栅电极的图形;

步骤22、在完成步骤21的基板上沉积栅绝缘层和源漏金属薄膜,通过构图工艺形成包括数据线、源电极和漏电极的图形;

步骤23、在完成步骤22的基板上沉积掺杂半导体薄膜,通过构图工艺在源电极与漏电极之间形成横向设置的掺杂半导体层图形;

步骤24、在完成步骤23的基板上沉积半导体薄膜,通过构图工艺在源电极与漏电极之间形成横向设置的半导体层图形;

步骤25、在完成步骤24的基板上沉积钝化层,通过构图工艺在漏电极位置形成包括钝化层过孔的图形;

步骤26、在完成步骤25的基板上沉积透明导电薄膜,通过构图工艺形成包括像素电极的图形,像素电极通过钝化层过孔与漏电极连接。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京京东方光电科技有限公司,未经北京京东方光电科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200910079290.2/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top