[发明专利]一种流水结构的水声扩频通信带通信号捕获电路

权利要求书

1.一种流水结构的水声扩频通信带通信号捕获电路，其特征在于捕获电路系统包括数 据采样存储控制逻辑模块、采样数据缓冲区、数据读取控制逻辑模块、本地副本生成逻辑 模块、乘法器阵列、加法器阵列、累加器、比较输出逻辑模块，采用流水运算结构，系统 具有采样时钟和运算时钟两个工作时钟，运算时钟是采样时钟的数倍频，通过对流水结构 的水声扩频通信带通信号捕获电路的复用，实现在单个采样时钟周期内完成采样缓冲区内 所有数据跟本地副本的相关运算并做出判决；

所述的采样数据缓冲区是一个同步双口RAM阵列，可实现多个RAM单元数据同时读 取，写时钟和读时钟相互独立，写时钟为采样时钟，读时钟为运算时钟；所述的数据采样 存储控制逻辑模块负责将采样数据按照采样时钟的节奏循环写入采样数据缓冲区，数据采 样存储控制逻辑模块的存储指针总是指向当前采样数据缓冲区数据最老的单元，存储完最 新数据后存储指针自动更新；所述的数据读取控制逻辑模块和本地副本生成逻辑模块为流 水结构的水声扩频通信带通信号捕获电路的第一级流水，数据读取控制逻辑模块负责将采 样数据缓冲区中的数据依次读取给下级流水，单个运算时钟周期可同时读出多个缓冲区单 元的数据，本地副本生成逻辑模块负责为读出的每个缓冲区单元数据匹配相应的本地副本 数据；所述的乘法器阵列为流水结构的水声扩频通信带通信号捕获电路的第二级流水，是 由多个乘法器组成的并行乘法运算模块，负责在单个运算周期内完成多对数据的乘法运 算；所述的加法器阵列是由多个加法器组成的并行加法运算模块，负责在多个运算周期内 完成多对数据的加法运算，占用了流水结构的水声扩频通信带通信号捕获电路的多级流水 线，其占用流水线的级数由加法器阵列的加数数量决定；所述的累加器负责将加法器阵列 的结果按照运算周期的节奏进行累加；所述的比较输出逻辑模块负责将每个采样时钟周期 内的累加器运算结果跟捕获阈值进行比较并输出判决结果。