[发明专利]一种TSV通孔的绝缘层的制备方法

说明书

技术领域

本发明是关于微电子封装技术，具体涉及一种穿过硅的通孔(TSV)的绝缘层的制备方法。

背景技术

集成电路在集成度方面的发展一直遵循“摩尔定律”，而随着集成电路技术进入65nm技术平台后，系统复杂性、设备投资成本等的急剧上升，“摩尔定律”的延续性受到了严重制约。而利用现代电子封装技术实现高密度3D(三维)集成，则成为微电子电路(包括MEMS)系统级集成的重要技术途径。目前在已出现了许多新的3D封装技术。其中，TSV技术是3D领域多芯片叠层化集成和电互连的关键性技术，其优势有：互连长度可以缩短到与芯片厚度相等，使逻辑模块垂直堆叠代替了水平分布；显著的减小了RC延迟和电感效应，有利于提高数字信号传输速度和微波的传输；可以实现高密度、高深宽比的连接，从而能够实现复杂的多片全硅系统集成，密度比当前用于先进多片模块的物理封装高出许多倍；同时更加节能，预期TSV能把芯片的功耗降低大约40％。TSV技术包括如下的关键工艺：通孔刻蚀，制作绝缘层，通孔填充，芯片减薄与堆叠。其中，制作通孔绝缘层是不可被忽视的一步，因为这直接影响了TSV的互连特性。SiO₂、Si₃N₄等都是半导体工艺中最常用的绝缘材料，传统的绝缘层制作是利用PECVD的方法在通孔内直接淀积绝缘材料。但由于成熟的深刻蚀技术已经可以制作出深宽比相当高的垂直通孔，使得传统的绝缘层的制作遇到了困难。一方面，生长绝缘材料的保型覆盖性会随着通孔深宽比的增大而变差，另一方面，刻蚀通孔底部的绝缘材料时会不可避免地对侧壁的绝缘材料造成一定的削减，尤其在通孔侧壁的根部，削减作用更加明显。这就容易导致侧壁绝缘层的失效，从而影响了整个TSV的互连特性。

发明内容

本发明克服了现有技术中的不足，提供了一种TSV通孔的绝缘层的制备方法，采用该方法可获得TSV通孔完整的侧壁绝缘层。

本发明的技术方案是：

一种TSV通孔的侧壁绝缘层的制备方法，其步骤包括：

1)在普通硅片、SOI片或表面加工有集成电路的标准硅片上刻蚀的TSV通孔内淀积绝缘层；

2)在上述绝缘层上淀积一层有机薄膜；

3)利用各向异性刻蚀，去除TSV通孔底部的有机薄膜；

4)刻蚀掉TSV通孔底部的绝缘层；

5)再次利用各向异性刻蚀，将剩余的有机薄膜全部去除，从而获得完整的TSV通孔的侧壁绝缘层。

所述有机薄膜是芳香族聚合物。该有机薄膜淀积的厚度可为10纳米到10微米。

所述刻蚀有机薄膜是采用等离子体干法刻蚀。

所述绝缘层材料是SiO₂、Si₃N₄或SiO₂/Si₃N₄复合薄膜。该绝缘层厚度是0.1um-5um。

所述淀积绝缘层是采用PECVD或LPCVD。

所述刻蚀绝缘层是采用RIE或ICP。

与现有技术相比，本发明的有益效果是：

本发明利用了有机薄膜作为刻蚀保护层，侧壁的绝缘材料在干法刻蚀中被保护，其厚度不会受到丝毫影响，极大的提高了TSV通孔侧壁绝缘层的质量和性能，很好的保证了通孔内金属与硅片之间的绝缘性能，从而提高了TSV互连的可靠性。

附图说明

图1是本发明制作的TSV通孔侧壁绝缘层的示意图；

图2是在普通硅片上利用有机薄膜作为刻蚀保护层制备侧壁绝缘层的流程图。

图3是在SOI片上利用有机薄膜作为刻蚀保护层制备侧壁绝缘层的流程图；

图4是在表面加工有集成电路的标准硅片上利用了有机薄膜作为刻蚀保护层制备侧壁绝缘层的流程图；

其中：1-绝缘材料；2-有机薄膜；3-普通硅片；4-SOI硅片；5-已制作好Flashmemory或其他电路的硅片。

具体实施方式

下面结合附图和具体实施方式对本发明作进一步详细描述：

参考图1，本发明的绝缘层材料的厚度是0.1um-5um。生长太薄的绝缘材料无法在深宽比很高的通孔内形成良好的覆盖，侧壁上的绝缘材料很薄，会直接影响绝缘效果。本发明利用有机薄膜作为刻蚀保护材料，首先该有机薄膜具有良好的保型覆盖性，并且刻蚀有机薄膜会呈现出比较明显的各向异性，同时，刻蚀有机薄膜与刻蚀绝缘材料所用气体不同。这些都是有机薄膜能够作为刻蚀保护层的原因。有机薄膜的厚度为10纳米到10微米范围。太薄的有机薄膜不能确保很好的保护，太厚则浪费时间与成本。