[发明专利]刻蚀沟槽的方法

说明书

技术领域

本发明涉及半导体制作技术的刻蚀领域，特别涉及一种刻蚀沟槽的方法。

背景技术

目前，在半导体器件的后段工艺中，可根据不同需要设置多层金属互连层，每层金属互连层包括金属互连线和绝缘层，这就需要对上述绝缘层制造沟槽和连接孔，然后在上述沟槽和连接孔内沉积金属，沉积的金属即为金属互连线，一般选用铜作为金属互连线材料。图1为现有技术中，部分铜互连层的剖面示意图：在包括刻蚀终止层101和氧化硅层102的绝缘层上刻蚀沟槽103和连接孔104，然后在沟槽103和连接孔104内沉积金属铜，形成沟槽103内的铜互连线103’及连接孔104内的铜互连线104’，所述铜互连线104’与下层的铜互连线105连接。为简便起见，图1仅示出了部分金属互连层。显然，形成于半导体衬底上，还具有若干金属互连层，其中半导体衬底上可以形成各种器件结构，例如定义在衬底上的有源区、隔离区，以及有源区中的晶体管的源/漏和栅极。

在现有的刻蚀工艺中，一般采用等离子体刻蚀形成沟槽103和连接孔104。并且，在刻蚀沟槽103时，主刻蚀采用一步刻蚀的方法，刻蚀电介质层如氧化硅层102。采用的刻蚀气体主要包括：氩气Ar(150sccm)、四氟化碳CF4(150sccm)、氧气O2(2sccm)，刻蚀时间为95s，刻蚀工艺在反应腔内进行，将Ar和CF4的混合气体通过第一管路送入反应腔，同时将O2通过第二管路送入反应腔。现有技术中，一般在低压(50mT)下(低压能够增加等离子体的碰撞能量)，采用物理刻蚀和化学刻蚀相结合的方法，对电介质层如氧化硅层102进行刻蚀。其中，Ar主要用于物理刻蚀，Ar等离子体会在晶片表面产生离子轰击，能够物理地从晶片表面移除材料并能够破坏晶圆片表面原子之间的化学键，从而显著地提高刻蚀反应速率。CF4主要用于化学刻蚀，产生化学上易反应的等离子基团，这些基团会明显增加刻蚀速率。O2一般为可调气体边(TGE，Tuing Gas Edge)，即将O2通过第二管路通入反应腔的边缘，通过改变O2量，调整刻蚀反应速率。而且，现有技术中，Ar和CF4的混合气体，通过第二管路，再分为两个支路，分别通入反应腔的中间区域和边缘区域，Ar和CF4的混合气体在反应腔的中间区域和边缘区域的双气流量(Dual Gas Flow，DGF)比为1∶1。半导体刻蚀设备的上电极接高频射频电源，频点27MHz，高频射频功率为300w，下电极接低频射频电源，频点2MHz，低频射频功率也为300w。高频用于产生等离子体振荡，增加等离子体的碰撞，从而提高等离子体密度，低频用于使电子加速，与气体分子碰撞而转移动能，从而使气体分子发生电离，产生等离子体。

现有技术中等离子体刻蚀沟槽时的工艺参数，如表1所示。

表1

现有技术中一步刻蚀的方法，由于是在高密度等离子体环境下，Ar的高能轰击，发生溅射，溅射到沟槽角落里，使沟槽103的角落上的刻蚀速率大于其它位置的刻蚀速率，造成微沟槽现象，如图2所示，沟槽103的角落上突出的尖角，在将金属铜填入之后，发现出现的尖角使铜互连层与层之间的距离减少，导致层与层之间的电容变大，这样电阻电容RC延迟就会变大，影响器件的性能。

进一步地，可以看出，由于O2只从反应腔的边缘通入，导致在晶圆片的边缘刻蚀速率较快，这样在晶圆片内刻蚀沟槽103时，晶圆片内各个位置上的剩余氧化硅层的厚度L不均匀，导致晶圆片内铜互连线103’的方块电阻均匀性较差，即晶圆片上有的位置上方块电阻较大，有的位置上方块电阻较小。

发明内容

有鉴于此，本发明的主要目的在于提供一种刻蚀沟槽的方法，该方法能够有效消除微沟槽现象。

为达到上述目的，本发明的技术方案具体是这样实现的：

本发明公开了一种刻蚀沟槽的方法，所述刻蚀在反应腔内进行，该方法的主刻蚀步骤分为两步执行，

所述主刻蚀的第一步刻蚀按原有工艺参数刻蚀；所述主刻蚀的第二步刻蚀的工艺参数是第一步刻蚀各工艺参数调整后的参数。

所述主刻蚀的第一步刻蚀为：控制反应腔内的压力为一预定值，功率射频电源提供高频射频功率和低频射频功率，向反应腔内通入由氩气Ar和四氟化碳CF4混合的刻蚀气体；

所述主刻蚀的第二步刻蚀为：控制反应腔内的压力高于第一步刻蚀，功率射频电源提供高于第一步刻蚀的高频射频功率，和低于第一步刻蚀的低频射频功率，向反应腔内通入刻蚀气体Ar流量低于第一步刻蚀，CF4流量高于第一步刻蚀。

所述主刻蚀的第一步刻蚀时间为55s；所述主刻蚀的第二步刻蚀时间为50s。