[发明专利]一种数据序列扰乱装置及方法

说明书

技术领域

本发明数据处理领域，尤其涉及一种数据序列扰乱装置方法。

背景技术

数据交织的目的是将突发错误变为随机错误，从而提高数据传输出错时被纠正的概率。数据交织也称数据扰乱，块交织和卷积交织是数据交织的两种主要方法。块交织示意图1所示，M行×I列的块交织器按照从上到下的顺序依次写入块交织器的每一行，直至填满整个交织器，再从左到右按列依次读出，其中M，I均为自然数。也有一些变形方式，比如在按列输出时对列的顺序不是从左到右，而是按照一定的规律将列顺序打乱输出。与行进列出对应的也有列进行出的交织顺序。

数据的块交织的硬件实现一般都采用在系统运行过程中数据输出和输入同时进行，因此大多数实现采用乒乓RAM的设计方法。下面以一个6x4的交织块为例进行说明。

如图2所示，数据按照1、2、......、24的顺序写入RAM1然后第一个交织块(RAM1)填满，此时内交织开始按照1，5，9，13，17，21，2，6，...，24的列顺序输出。在输出第一个交织块的同时数据继续按1-24的顺序写入RAM2.交织块。当RAM2写满时，RAM1已经全部输出，因此在第二个交织块开始按1，5，9，13，17，21，2，6，...，24的列顺序输出RAM2数据的时候，又可以向RAM1写入。由此可以看出采用此种方法需要用到2个RAM资源。

在数据交织的过程中使用2个RAM，不管是采用电路实现还是编程实现，所需要的资源都比较大，从而实现成本较高。

发明内容

为了解决上述的技术问题，本发明提供了一种数据序列扰乱装置及方法，其目的在于，在具有相同数据交织能力的情况下，减少数据的存储资源，从而能降低电路的面积，降低实现成本。

本发明提供了一种数据序列扰乱方法，该方法中使用存储空间为M×M的RAM对M行×I列的数据块进行交织，包括：

步骤1，将接收的第一M行×I列的数据块以行为单位依次写入RAM，形成M行×I列的数据块；

步骤2，将M行×I列的数据块以列为单位读出，并将接收的第二M行×I列的数据块以列为单位依次写入RAM中空闲的空间，形成M列×I行的数据块；其中，以列为单位读出M行×I列的数据块中的数据时，每一列中的数据按照先进先出的顺序读取；

步骤3，将M列×I行的数据块以行为单位读出，并在RAM中空闲的空间以行为单位写入后续接收的一M行×I列的数据块中的数据，形成M行×I列的数据块；其中，以行为单位读出M列×I行的数据块中的数据时，每一行中的数据按照先进先出的顺序读取；

其中，2I≥M≥I，M、I均为自然数。

空闲的空间包括数据已读出的空间和当前未存储数据的空间。

从RAM中读取数据的速度大于或等于数据写入RAM的速度；步骤2中，将接收的第二M行×I列的数据块先写入当前未存储数据的空间，然后再写入数据已读出的空间。

步骤3中，后续接收的一M行×I列的数据块中的数据先写入当前未存储数据的空间，然后再写入数据已读出的空间。

M＝384/192，I＝360/144。

本发明提供了一种数据序列扰乱装置，用于对M行×I列的数据块进行交织，包括存储空间为M×M的RAM以及读写控制模块；

读写控制模块，用于将接收的第一M行×I列的数据块以行为单位依次写入RAM，形成M行×I列的数据块；将M行×I列的数据块以列为单位读出，并将接收的第二M行×I列的数据块以列为单位依次写入RAM中空闲的空间，形成M列×I行的数据块，其中，以列为单位读出M行×I列的数据块中的数据时，每一列中的数据按照先进先出的顺序读取；将M列×I行的数据块以行为单位读出，并在RAM中空闲的空间以行为单位写入后续接收的一M行×I列的数据块中的数据，，形成M行×I列的数据块，其中，以行为单位读出M列×I行的数据块中的数据时，每一行中的数据按照先进先出的顺序读取；

其中，2I≥M≥I，M、I均为自然数。

空闲的空间包括数据已读出的空间和当前未存储数据的空间。

从RAM中读取数据的速度大于或等于数据写入RAM的速度；读写控制模块将接收的第二M行×I列的数据块先写入当前未存储数据的空间，然后再写入数据已读出的空间。读写控制模块将后续接收的一M行×I列的数据块中的数据先写入当前未存储数据的空间，然后再写入数据已读出的空间。

M＝384/192，I＝360/144。

本发明能够节省RAM资源，减少了整个芯片面积，从而节约了芯片制造的成本。

附图说明

图1是现有技术中数据交织原理示意图；