[发明专利]一种交织速率匹配和解交织解速率匹配方法

说明书

技术领域

本发明涉及速率匹配技术，特别涉及一种交织速率匹配和解交织解速率匹配方法。

背景技术

在通信系统中，速率匹配的作用是调整信道编码器输出的码率，使速率匹配模块输出的比特数与系统分配的物理资源所能承载的比特数相符合。速率匹配过程中一般要与交织处理相结合，以便实现性能优越的可变速率机制，并在高码速率下提高编码性能的稳定性。

通常的交织方法可分为分组交织以及卷积交织等。分组交织，也称为矩阵交织或块交织。现有通信系统中，例如3GPP、3GPP2等无线通信技术标准协议中，速率匹配算法多采用分组交织方式。即在交织时，将比特流按行写入交织矩阵，进行列交织，然后按列顺序读出；而解交织时则将软比特按列写入解交织矩阵，进行列解交织，再按行顺序读出。这种方式的特点是实现相对简单，且对于R行C列的交织矩阵(R×C)，可以将连续差错在译码端以C个比特的周期间隔分隔开，当这种差错处于所采用的编译码方案的纠错能力范围内时，即可纠正这一类差错。这里，交织参数C的取值越大，交织均匀度就越好，最终速率匹配的性能也会提高；但是在利用硬件电路高速并行实现交织器的时候，交织参数取C的交织器通常需要C块存储器(RAM)，C越大，消耗硬件资源就越多，实现复杂度也随之提高。

在3GPP LTE标准技术中，采用了基于循环缓存器的速率匹配机制，具有如下特点：同以往的分组交织技术一样，数据传输块被分割为多个码块(CB)，针对每个码块进行速率匹配，并且可以并行处理多个码块；为每个码块配备一个循环缓冲器，可以降低处理复杂度和时延；仅需要一个比特收集交织器，处理时延低。具体对每个码块进行速率匹配构件的结构通常由n个子块交织器模块，一个比特收集模块和一个比特选择和修剪模块组成，可参考图1所示。其工作过程如下：

●首先将编码器输出的n个比特流d_k⁽⁰⁾，d_k⁽¹⁾，......d_k⁽ⁿ⁾经n个子块交织器模块分别做子块交织，得到交织后的n个比特流v_k⁽⁰⁾，v_k⁽¹⁾，......v_k⁽ⁿ⁾；例如，在3GPP LTE系统中，编码器输出3个比特流，其中第一个比特流为信息比特，后面两个比特流为校验比特，将三个比特流分别按行写入子块交织矩阵，进行列交织后，再分别按列读出形成3个交织后的比特流；3个编码比特流的交织可以并行进行，但是需要3个缓冲器用于保存交织后形成的比特流；

●将v_k⁽⁰⁾，v_k⁽¹⁾，......v_k⁽ⁿ⁾送往比特收集模块，将交织后的比特根据协议规定的模式做某种间插排列，级联拼接，送入循环缓冲器，得到w_k，例如，在3GPP LTE标准中，一个信息比特流的交织结果顺序排列在循环缓冲器的开头，两个校验比特流的交织结果间隔排列在其后；

●由比特选择和修剪模块根据冗余版本的需要对循环缓冲器中的比特进行筛选和修剪，得到指定码率和格式的输出比特流e_k；即根据冗余版本的不同，循环缓冲器中输出比特的起始位置可能不同，因此，需要根据冗余版本确定此次输出比特的起始位置，并按照指定码率和格式进行输出。

从上述过程可以发现，图1所示的速率匹配结构在实现时，存在以下问题：如果按照子块交织器模块、比特收集模块和比特选择和修剪模块为功能块实现，则每一模块都需要分别用缓冲器暂存中间结果，再由下一模块从上一模块的缓冲器中取出中间结果进行处理，这样将引入大量对缓冲器的读写操作；虽然进行子块交织时各子块可以并行处理，但是同样的n个子块交织过程需要n个相同的硬件资源，难以实现资源共享。

解速率匹配过程是速率匹配过程的逆过程。如果按照图1所示结构的逆过程进行实现，同样存在对缓冲器读写操作多和资源难以共享的缺点。

发明内容

有鉴于此，本发明提供一种交织速率匹配和解交织解匹配方法，能够减少速率匹配时对缓存器的读写操作。

一种交织速率匹配方法，包括：