[发明专利]一种用于交叉阵列结构存储器的整流器件

说明书

技术领域

本发明属于微电子制造及存储器技术领域，尤其涉及一种用于用于交叉阵列结构存储器的整流器件。

背景技术

存储器大致可分为两大类：易失性存储器和非易失性存储器。易失性存储器在电源关闭时立即失去存储在内的信息；它需要持续的电源供应以维持数据，以SRAM、DRAM为代表。非易失性存储器，它的主要特点是在不加电的情况下也能够长期保持存储的信息，目前使用的最多的为闪存(Flash)非易失性存储器。随着多媒体应用、移动通信等对大容量、低功耗存储的需要，非易失性存储器，特别是闪存(Flash)，所占半导体器件的市场份额变得越来越大，也越来越成为一种相当重要的存储器类型。

虽然闪存(Flash)已经得到了很大的应用，但其操作电压过高一直被人诟病，并且在写数据之前需要事先的擦除，操作速度慢。随着工艺节点的缩小，闪存(Flash)器件在缩小化过程中过薄的隧穿氧化层将导致电荷泄露问题越来越严重，使得器件的数据保持特性恶化。科学界和工业界一直在寻求一种能够替代传统的闪存(Flash)的非易失性存储器。相变存储器(PCRAM)、阻变存储器(RRAM)、离子存储器(CBRAM)等新一代存储器由于具备操作电压低、结构简单、非破坏性读取、操作速度快、记忆时间(Retention)长、器件面积小、耐久力(Endurance)好、能进行三维集成等特点被视为下一代非易失存储器的强有力竞争者。

交叉阵列结构是最有希望用于相变存储器(PCRAM)、阻变存储器(RRAM)、离子存储器(CBRAM)等新一代存储器的集成的结构。采用交叉阵列结构的存储器在理论上具有最小的单元面积(4F²)，并且可以进行三维集成，能够有效的提高存储器密度。在交叉阵列结构中，上下相互垂直的平行导线中间夹含着存储单元，每一个存储单元都可以实现器件的选通并进行读写。但是，由于存储器单元对称的电学特性(图1)，交叉阵列结构集成碰到严重的读串扰问题。如图2所示相邻的四个器件，若A1为高阻态而其他为低阻态，在读取A1的阻态时，希望的电流通路如图2中实线所示，但实际上的电流通路却如图2中虚线所示，使得读出来的电阻值不是Al的高阻态电阻了，这就是读串扰现象，从而导致误读。解决误读的办法之一就是使得存储单元具有整流特性。目前最常用方法就是给存储器单元串联上一个整流二极管，形成一个二极管一个电阻(1D1R)的单元结构，这样就可以抑制图2中虚线所示的漏电通道，减少误读。但是，基于1D1R结构中的二极管的性能指标却一直是新型存储器研究中非常棘手的一个问题。以32nm技术节点来计，如果存储器单元的复位(Reset)电流为10微安，所需二极管的电流密度高达10⁶A/cm²，而目前所报道的用于存储器单元的整流二极管的电流密度最高只有10⁴A/cm²。由此可见，当存储器的器件面积持续缩小时，二极管提供的电流不足以使得存储器单元发生状态转变，因此基于1D1R结构的交叉阵列集成方案在很大程度上依赖于整流二极管的性能。

发明内容

(一)要解决的技术问题

针对上述现有交叉阵列结构集成方案中遇到的问题，本发明的主要目的在于提供一种制造工艺简单、制造成本低、能够提供大的电流密度的用于交叉阵列结构存储器的整流器件。

(二)技术方案

为达到上述目的，本发明提出了一种能够提供大的电流密度和整流比的用于交叉阵列结构存储器的整流器件，其基本器件结构包括：

下电极；

上电极；以及

包含在上电极和下电极之间的功能层薄膜。

上述方案中，所述上电极和下电极采用Pt、Ag、Pd、W、Ti、Al、Cu、TiN、ITO、IZO、YBCO、LaAlO₃、SrRuO₃和多晶Si中的任一种。

上述方案中，所述功能层薄膜采用NiO、TiO₂、CuO_x、ZrO₂、Ta₂O₅、Al₂O₃、CoO、HfO_x、MoO_x、ZnO、PCMO、LCMO、SrTiO₃、BaTiO₃、SrZrO和非晶硅中的任一种材料。