[发明专利]一种GPIO中断控制装置、芯片及一种GPIO中断控制方法

说明书

技术领域

本发明涉及嵌入式系统的接口领域，具体的说，涉及一种GPIO中断控制装置、一种芯片及一种GPIO中断控制方法。 

背景技术

嵌入式系统中具有数量众多，结构却相对简单的外部设备，对于这些设备，有的需要CPU为之提供控制手段，有的需要为CPU提供输入信号，而且许多这样的设备只需要一位，即只要开、关两种状态就行，比如：灯亮与灭。对这些设备的电路的控制，使用传统的串行口或者并行口都不合适，所以，在芯片中，通常会提供通用可编程输入/输出(General Purpose Input Output，简称GPIO)接口。 

GPIO接口是相对于芯片本身而言的，一般是作为芯片的GPIO管脚来使用的。GPIO管脚可以由软件直接控制，采用编程方式来支持诸多应用，比如，作为输出时，可用于控制继电器、蜂鸣器、LED等；作为输入时，可用于获取传感器状态、高低电平、中断信号、低速信号等。 

由于芯片管脚数量的限制，某些管脚是可复用的，即这些管脚既可以作为专用功能接口，以实现特定功能，如支持GPS、支持LCD显示等；也可以作为通用可编程输入/输出接口使用。在具体实现中，当某一专用功能接口不用时，通过软件配置即可将其切换成GPIO接口，通过对其编程即可支持一些新的应用。 

公知的是，GPIO接口的一大应用就是作为中断输入接口来检测一些外部设备的状态。当出现外部设备访问系统，或者外部设备有一个突然事件发生等状态时，这个状态可以通过GPIO管脚的中断控制器，以中断请求的方式通知芯片内的CPU，然后CPU会进行相应的中断处理。 

参考图1所示的现有技术的GPIO中断控制装置的结构示意图，可见，现有技术中为实现GPIO中断输入接口的应用，要求针对每一个 GPIO管脚，或者每一个确定不用作专用功能接口的GPIO管脚，都设计一个对应的中断控制器。例如，假设一个芯片中有N个GPIO管脚，其中有M个GPIO管脚确定用作专用功能接口。则对于剩余的N-M个GPIO管脚101，需要对应配置1个中断控制器，即也需要配置N-M个中断控制器102，用于通知芯片中的CPU103发起中断。 

在实际中，GPIO管脚的选定及中断控制器的配置在芯片设计阶段就会完成，而到后来系统应用开发时，通常只会确定一部分(例如(N-M)/2个)管脚被用作GPIO中断输入接口，在这种情况下，则会有多个中断控制器的配置是冗余的，显然，现有技术中断控制器的利用率很低，电路资源耗费严重。 

因此，需要本领域技术人员迫切解决的一个技术问题就是：如何能够提供一种创新的GPIO中断控制机制，用以提高中断控制器的利用率，减少电路资源的耗费。 

发明内容

本发明所要解决的技术问题是提供一种能够进一步减少中断控制器资源，提高资源利用率的解决方案以及应用该解决方案的中断控制装置及芯片，以减少中断控制器资源，提高中断控制器资源的利用率。 

为了解决上述技术问题，本发明实施例公开了一种GPIO中断控制装置，包括： 

数量与芯片中断需求相应的中断控制器，与芯片中的CPU相连，用于通知CPU发起中断；其中，所述中断控制器的数量与预先统计的芯片中使用GPIO中断输入接口的最多数目相等； 

数据选择器，与所述中断控制器一一对应连接，用于选通发出中断触发信号的GPIO管脚，将所述中断触发信号发送至对应的中断控制器，其中，所述GPIO管脚为非专用功能的管脚，所述数据选择器的位数与所述GPIO管脚的数量相应； 

当某个GPIO管脚发出中断触发信号时，由所述数据选择器选通该GPIO管脚，并将所述中断触发信号发送至对应的中断控制器，由所述 中断控制器通知CPU发起中断。 

优选的，所述数据选择器包括多个数据输入端、多个控制输入端和一个输出端；所述数据输入端与GPIO管脚相连，所述选通GPIO管脚的操作通过在控制输入端施加信号进行。 

本发明实施例还公开了一种芯片，包括CPU和GPIO中断控制装置，所述GPIO中断控制装置包括： 

数量与芯片中断需求相应的中断控制器，与芯片中的CPU相连，用于通知CPU发起中断；其中，所述中断控制器的数量与预先统计的芯片中使用GPIO中断输入接口的最多数目相等；