[发明专利]一种矩形交织的实现方法

说明书

技术领域

本发明属于数字通信的数字信号处理领域。

背景技术

现代数字通信系统中，传输信道往往受到各种干扰和衰弱影响，所以传输的 信号会发生错误。为此一般都会采用信道编码和交织，以提高系统性能。信道 编码往往采用前向纠错码(FEC，Forward Error Correction)作外码，而采用交 织码作内码。对于随机错误，一般可由信道纠错编码来加以纠正，而对于突发 错误，则必须再加上交织技术。即在发射端将所要传输的数据通过交织把顺序 打乱，然后在接收端再通过解交织把数据原来的顺序恢复出来。这样就可以把 成群的突发错误离散化，转变为随机错误，然后可以通过纠错编码来纠正。

按照不同交织方式，交织主要分为随机交织、矩形交织、卷积交织。

(1)随机交织。随机交织实际上是伪随机交织，通过把数据进行伪随机排 序处理，得到近似随机的输出，多用于保密通信和扩频通信领域。

(2)矩形交织，也叫块交织，它是一个二维存储器阵列(L，R)将数据先按 行写入，然后将数据再按列读出，完成交织过程。相应地去交织过程是将数据 按列写入再按行读出。这种交织的优点是结构简单、易于实现，缺点是需要的 存储空间大、交织和解交织的延时长。块交织在突发系统(GSM)中应用较多， 常与RS编码或Turbo编码联合使用。

(3)卷积交织。卷积交织由延时成等差递增的I路移位寄存器组成，输入数 据依次进入I路不同的输入端，输出数据经过延时从相应路读出。由于延时不同， 相邻的输入数据在输出端被离散化。解交织则是按照与交织相反的方式把数据 重新排列回原来的顺序，一般需要与交织相同的存储器，结构上也类似。

如上文所讲，矩形交织的实现一般需要一个二维存储器阵列(L，R)将数据 先按行写入，然后将数据再按列读出，完成交织过程，如图1所示。这样如果只 有一个存储器阵列，数据的处理不能读写连续操作，必须将数据按行存满一个 存储块后，再对此存储块进行按列读出。

要实现对数据进行读写连续操作，需要两个存储块，对这连个存储块分别 进行读写操作，如图2所示。图中表示工作进行的某一时刻，对第一个存储块进 行读操作的同时对另一个存储块进行写操作，或者对第一个存储块进行写操作 的同时对另一个存储块进行读操作。

本发明提出的一种实现矩形交织的装置，通过对读写地址的控制，实现对同 一地址进行先读后写，并只用一个存储块的空间大小，完成交织过程。

发明内容

一种实现矩形交织的装置，对同一个地址进行先读后写的操作，通过对读写 地址的控制，实现将数据在一个二维存储器阵列(L，R)中先按行写入，然后将 数据再按列读出，完成交织过程。本装置通过对RAM读写地址的控制完成交织的 过程，其结构包括地址产生器和RAM，如图3所示。

地址产生器的结构，包括计数器模块、Delta产生模块和地址产生模块，如 图4所示。计数器模块对时钟进行计数，它的输出输送给Delta产生模块和地址 产生模块；Delta产生模块产生适当的Delta值输送给地址产生模块；地址产生 模块通过一定得运算并在时钟的控制下及时产生正确的地址。各个模块具体的 工作原理由以下说明。

计数器模块，此模块对工作的时钟进行计数，也是对输出地址的次数进行计 数。为描述清楚，定义计数器模块的输出为B。计数器模块的初始值为0，每输 出一个RAM的读写地址，计数器加1，当输出RL个地址，即计数器输出为RL-1时， 计数器模块完成此轮计数，输出重新为0，进行下一轮计数。

Delta产生模块，此模块用于产生Delta的值，其工作流程如图5所示。 Delta的初始值为1，当输出完一轮的读写地址，即计数器模块完成一轮计数， Delta产生模块判断Delta的值是否小于L，如果Delta小于L，则Delta＝ Delta*R，进行下一轮的读写，如果Delta不小于L，则Delta＝(Delta ％L)*R +(Delta/L)，其中Delta ％L为Delta除以L的余数，Delta/L为Delta除以L 的商，再进行下一轮的读写。

地址产生模块，此模块的结构如图6所示，包括一个加法器和一个运算输 出模块。其中加法器是将Delta产生模块的输出与地址产生模块输出的上一个 地址E进行相加，定义加法器模块的输出为A。

地址产生模块中的运算输出模块的工作流程如图7所示，具体如下：