[发明专利]具有检错/纠错电路的非挥发存储器及其读写数据的方法

说明书

技术领域

发明涉及非挥发存储器，尤其涉及具有检错/纠错(Error Checking and Correcting，ECC)电路的非挥发存储器及其读写方法。

背景技术

随着集成电路的飞速发展，半导体存储器的集成度越来越高，容量也越来越大。随之而来的问题是半导体存储器的可靠性和成品率面临严重的挑战，比如信噪比随着集成度的增加而减小，存储节点电荷量的降低使得存储单位更容易受宇宙射线的影响，深亚微米技术下的工艺偏差和材料缺陷导致存储器成品率的降低等。

纠错码是一种不但可以检测错误而且可以定位错误位置并进而纠正错误的一类编码，是半导体存储器中一种重要的容错技术。汉明码是一种常用的纠错码，由于其简单、易于实现等特点，在存储器中得以广泛应用。

根据汉明码的理论，汉明码中校验位的个数需满足如下关系：

2^k≥m+k+1                            (式1)

其中：

k为校验位个数；

m为数据位个数。

由上述式1可以看出，数据位越多则校验位所占的比例越低，也就是说采用ECC电路的面积开销越小。比如，1个字节(byte)的数据位需要4比特的校验位，存储阵列的面积开销是50％；4个字节的数据位则需要6个比特的校验位，存储阵列的面积开销是18.8％。

对于外部接口是以字节为单位进行数据传输的具有ECC电路的非挥发存储器，现有技术中为了能够解决减少存储器面积开销的问题，普遍采用多字节数据位的ECC码字，使校验位能够占用较少的比例。但是在实现本发明的过程中，发明人发现存储器内部进行读写时，现有技术采用的是多字节数据位的ECC码字，尤其是在向内部存储阵列写入新的数据时，是以较大的空间单位如页(Page，如128KB)来操作的，如果输入数据量不满一页(这种情形目前是非常常见的)，则会增加写入时间，大大降低了存储灵活性，十分浪费写操作的空间，而且操作过程中不必要的擦除/编程操作会大大降低存储器的使用寿命。

发明内容

本发明所要解决的技术问题是在于需要提供一种具有检错/纠错电路的非挥发存储器以及该存储器的读写方法，存储器内部以ECC码字为单位进行读写操作。

为了解决上述技术问题，本发明提供了一种向具有检错/纠错电路的非挥发存储器连续写入数据的方法，该方法包括：

获得外部输入数据的首地址及末地址；

根据所述首地址及末地址缓存所述外部输入数据；

若所述外部输入数据所在的检错/纠错数据组有部分字节不需要被替换，则从所述非挥发存储器的存储阵列中获得该不需要被替换的字节即回写数据；

将所述外部输入数据，或者所述外部输入数据及所述回写数据，组成新的检错/纠错数据组并缓存，一个时钟周期缓存一个所述新的检错/纠错数据组；

为所述新的检错/纠错数据组生成对应的校验位；

将所述新的检错/纠错数据组及对应的校验位写入到所述存储阵列。

优选地，从所述存储阵列中获得所述回写数据的步骤，包括以检错/纠错码字为单位，从所述存储阵列中读取所述首地址和/或末地址的数据所在的检错/纠错码字，从中获得所述回写数据；所述检错/纠错码字，包括若干检错/纠错数据组，以及与所述若干检错/纠错数据组相对应的校验位；其中一个检错/纠错数据组包含有若干字节。

优选地，所述外部输入数据以字节为单位，对所述外部输入数据，或者所述外部输入数据及所述回写数据通过锁存，组成所述新的检错/纠错数据组。

优选地，获得所述外部输入数据在所述非挥发存储器中的首地址后，根据所述首地址为所述外部输入数据连续分配存储地址，一直分配到所述末地址为止。

为了解决上述技术问题，本发明还提供了一种从具有检错/纠错电路的非挥发存储器读取数据的方法，其特征在于，以检错/纠错码字为单位，从所述非挥发存储器的存储阵列中读取数据；所述检错/纠错码字，包括若干检错/纠错数据组以及与所述若干检错/纠错数据组相对应的校验位，一个检错/纠错数据组包含有至少两个字节。

优选地，获取所要读取的数据所在检错/纠错码字的地址，然后以所述检错/纠错码字为单位从所述存储阵列中读取数据。

优选地，所述非挥发存储器的外部接口，以字节为单位进行输出。

为了解决上述技术问题，本发明还提供了一种具有检错/纠错电路的非挥发存储器，包括存储阵列、检错/纠错电路及缓冲器，还包括：

输入锁存器，用于接收外部输入数据；