[发明专利]基于FPGA的PSM数字循环控制器及其控制方法

权利要求书

1.一种基于FPGA的PSM数字循环控制器，包括音频信号处理单元、控制单元、M比特的移位寄存器、其特征在于所述音频信号处理单元、控制单元和M比特的移位寄存器是由FPGA构建而成，所述音频信号处理单元将音顿信号按时间等分转换成直流迭加音频信号送控制单元，所述控制单元的输出接M比特的移位寄存器，按时间顺序根据该直流迭加音频信号数控制所述M比特的移位寄存器按“先合先拉”、“先拉先合”顺序送出“1”或“0”的控制开关模块合拉的信号。

2.根据权利要求1所述的基于FPGA的PSM数字循环控制器，其特征在于所述FPGA内设有开关模块检测单元，所述开关模块检测单元连接所述控制单元，所述开关模块检测单元接受各个开关模块送来的电压信号送控制模块，所述控制单元将所有合上的开关模块的电压进行求和A，将A与反映该瞬间音频信号的幅值的电压值B进行比较，控制单元根据比较结果控制所述M比特的移位寄存器按“先合先拉”、“先拉先合”顺序送出“1”或“0”的控制开关模块合拉的信号；所述控制模块还将该电压信号与该开关模块当前状态下的应有电压进行比较，并根据比较结果判断是否有故障，控制所述M比特的移位寄存器跳过发生故障的开关模块。

3.根据权利要求1所述的基于FPGA的PSM数字循环控制器，其特征在于所述FPGA内还设有频率驱动单元，所述频率驱动单元连接所述M比特的移位寄存器和控制单元，提供控制单元的采样频率及M比特的移位寄存器的循环频率。

4.一种用于权利要求1所述循环控制器的基于FPGA的PSM数字循环控制方法，其特征在于包括下列步骤：

步骤1、在FPGA内部构建一长度为M比特的循环移位寄存器及控制单元；所述移位寄存器中每一位对应一个开关模块，”1”时表示合通，”0”时表示断开；并设定循环频率f＝fmax×2M×η，其中fmax是发射机的最高音频频率，η为减小音频信号失真的插入系数；按照“先开的先关、先关的先开”原则进行；

步骤2、所述控制单元按循环频率的周期时间Δt＝1/f检测该瞬时音频信号所对应的电压幅值A及当前已开启开关模块数量N，所对应的电压幅值B＝NV，V为单个开关模块的输出电压，比较A、B；并根据A、B的差值控制所述循环移位寄存器的“1”“0”状态，改变开关模块状态及控制数量；

步骤3、所述控制单元同时检测新开启开关模块的开关状态量，对应开启的电压有无变化；若无变化，表明该开关模块损毁，则M比特的循环移位寄存器转向下一位；若电压有变化，综合统计电压总和，并给出需要补偿的参考电压，回到步骤2。

5.根据权利要求4所述的基于FPGA的PSM数字循环控制方法，其特征在于步骤2中所述比较A、B；并根据A、B的差值控制所述循环移位寄存器的“1”“0”状态，改变开关模块状态及控制数量的方法包括以下步骤：

2-1、如果A＞B，且A-B＜V，则在所述循环移位寄存器内增加一个“1”，即多开启一个开关模块，并在经过τ时间增加一个“0”，关闭一个开关模块，τ＝((A-B)/V)×Δt；

2-2、如果A＝B，则所述循环移位寄存器内增加一个“1”同时增加一个“0”，维持开关数不变；

2-3、如果A＜B，则在循环移位寄存器内增加一个“0”，即多关闭一个开关模块；

6.根据权利要求4所述的基于FPGA的PSM数字循环控制方法，其特征在于所述循环频率f＝fmax×2M×η，其中发射机的最高音频频率fmax为7.5k，M为48，η为减小音频信号失真的插入系数选用69.4；循环频率f＝50MHz。