[发明专利]控制器件阈值电压的CMOSFETs结构及其制造方法

说明书

技术领域

本发明涉及纳米工艺CMOS技术中的高k栅介质和金属栅结构技术领域，尤其涉及一种利用栅叠层结构控制器件阈值电压的CMOSFETs结构及其制造方法。

背景技术

22纳米及以下工艺集成电路关键核心技术的应用是集成电路发展的必然趋势，也是国际上主要半导体公司和研究组织竞相研发的课题之一。以“高k栅介质/金属栅”技术为核心的CMOS器件栅工程研究是22纳米及以下技术中最有代表性的关键核心工艺，与之相关的材料、工艺及结构研究已在广泛的进行中。

对于具有高k栅介质/金属栅结构的CMOS器件，其漏电流可以比具有多晶硅栅/SiO₂结构的传统CMOS器件至少低一个数量级，即静态功耗可以大大减少。但随之而来的是CMOS器件的阈值电压控制问题。由于CMOS工艺需要同时具备NMOS与PMOS器件，所以为最大限度的优化器件性能，要求NMOS和PMOS器件的阈值电压在保持绝对值大致相等的前提下，要尽可能的降低阈值电压的数值。

目前优化CMOS器件阈值电压特性的方法包括，采用具有不同带边功函数的金属栅材料，在栅叠层中引入高k介质帽层，以产生界面偶极子等。另一方面，由于费米能级钉扎效应，V_fbroll-off效应等问题的存在，利用以上方法对NMOS器件及PMOS器件的阈值电压的调节也只能被限制在一定的范围内。

因此，新的栅叠层结构及加工工艺仍需进一步探索。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的主要目的是提供一种利用栅叠层结构控制器件阈值电压的CMOSFETs结构及其制造方法，该工艺是在NMOS和PMOS器件区域的高k栅介质层内部分别沉积极薄金属层，利用该极薄金属层在高k栅介质层内部形成的正或负电荷，以及由于金属原子热扩散引起的界面偶极子改变来调整器件的平带电压，进而控制器件的阈值电压。

(二)技术方案

为达到上述目的的一个方面，本发明提供了一种利用栅叠层结构控制器件阈值电压的CMOSFETs结构，该结构包括：

硅衬底；

在硅衬底上生长的SiO₂界面层；

在SiO₂界面层上沉积的高k栅介质层；

在高k栅介质层上沉积的极薄金属层；

在极薄金属层结构上沉积的高k栅介质层；

在高k栅介质叠层结构上沉积的金属栅层。

上述方案中，所述SiO₂界面层的厚度为0.3～1nm。

上述方案中，所述极薄金属层是被沉积于两层或多层同类或不同类的高k栅介质中间，所使用的沉积方法包括，物理沉积、化学气相沉积或原子层沉积。

上述方案中，对NMOS器件和PMOS器件，极薄金属层的材料不同，对于NMOS器件，极薄金属层的材料包括稀土金属Y、La、Dy、和Gd中的任一种；对PMOS器件，极薄金属层的材料包括金属Al、Mg和Hf中的任一种。

上述方案中，所述高k栅介质层包含一层高k栅介质结构或多层高k栅介质结构。

上述方案中，所述金属栅层包含一层栅电极结构或多层栅电极结构，是TiN、TaN、MoN、HfN、TaAlN、TiAlN、MoAlN、HfAlN、TaYbN、TaErN、TaTbN、TaC、HfC、TaSiC、HfSiC、Pt、Ru、Ir、W、Mo、Re、RuO_x、RuTa_x、HfRu_x、多晶硅和金属硅化物中的至少一种或多种的组合。