[发明专利]一种无电容式动态随机存储器

说明书

技术领域

本发明涉及动态随机存储器(DRAM)，尤其涉及一种源漏能带工程无电容式DRAM，属于超大规模集成电路中的半导体存储器技术领域。

背景技术

半导体存储器是半导体产业的重要组成部分，动态随机存储器(DRAM)是最重要的存储器之一，被认为是半导体技术节点的推动和领航者。传统的DRAM基于一个晶体管和一个电容的结构(1T/1C)，晶体管控制信息的读取和写操作，电容储存电荷信息。不断降低单元成本，提高动态随机存储器的密度和容量，是DRAM取得商业成功的关键。但是在DRAM工艺进入亚100nm以后，在小面积上制作可靠的大电容面临严峻的挑战。为了保持足够的信噪比，存储电容至少需要30fF。在传统的DRAM工作原理下，30fF的存储电容限制不会随着器件单元尺寸的缩小而缩小。为了提升1T/1C DRAM性能，新介电常数材料和新的单元结构已被广泛运用，如采用高介电常数材料用作电容的介质，采用沟槽形式的电容结构，但这些技术都使得工艺复杂，加工成本大大增加。

这种情况下，一种无电容式的DRAM被提出(Charles Kuo，Tsu-Jae King，and ChenmingHu.，“A Capacitorless Double-Gate DRAM Cell”，IEEE Electron Device Lett.，vol.23，JUNE.2002，pp.345-347)并受到了广泛的关注。无电容式的DRAM采用一个晶体管实现信息存储和控制，单元面积减半，而且没有复杂的电容工艺，工艺成本大大降低，并有很好的工艺兼容性，极适于未来的SOC运用。无电容式DRAM存储信息利用了浮体的存储效应，一般采用SOI衬底或者重掺杂N+势阱形成浮体。写“1”时，通过碰撞电离产生电子空穴对，电子被漏极收集，空穴则被浮体收集，空穴在下次刷新之前将会一直保持在浮体内，实现信息的存储。存储的空穴使得浮体电势改变，器件的阈值电压改变，从而可以读到电流信号差。然而上述无电容式的DRAM基于硅的源-体-漏横向P-N-P结存储空穴，由于半导体硅禁带宽度有限，体电势的变化受到限制，所以阈值电压的变化较小(一般只有0.3V左右)，这使得读出的信号电流较小。另外一方面，随着单元尺寸不断缩小，短沟道器件在编程时将会受到来自漏端的严重干扰，即漏端电势使得源端的势垒降低，这将使得浮体的空穴会通过源端流出浮体，形成泄漏电流，造成信息损失。一种解决方法是采用宽沟器件单元来提高单元的信号电流，但这会使得存储器的集成密度降低。所以，上述原因将会使得这种无电容式的DRAM继续缩小单元尺寸，提高集成密度时面临严重挑战。

发明内容

本发明的目的在于克服现有的无电容式DRAM中存在的上述问题，进一步获得高集成密度，高性能的无电容式DRAM。

本发明在现有的无电容式DRAM的基础上，采用宽禁带的能带工程材料作为单元晶体管的源和漏，得到一种源漏能带工程无电容式DRAM结构，能够有效解决上述问题。

具体而言，本发明无电容式DRAM包括源区，漏区，所述源漏之间的沟道，和所述沟道上的栅区，其特征在于，所述源区和漏区是宽禁带的能带工程材料。图1，2分别表示现有的无电容式DRAM和本发明的无电容式DRAM的剖面示意图。

其中，所述宽禁带的能带工程材料可以是导带结构和常规硅沟道材料硅相似或者相同，但价带较低的材料，比如导带和硅相同，但价带小于硅的价带0eV-0.5eV的材料。

所述宽禁带的能带工程材料优选为碳化硅(SiC_x)，通过调整Si和C的化学摩尔比(即x值)，它和硅的价带差优选为0.3eV。