[发明专利]联合LDPC编码的递归MSK调制解调系统及方法

权利要求书

1.一种联合LDPC编码和递归MSK的调制解调系统，包括 发送端和接收端，

所述发送端，用于对输入数据进行联合LDPC编码和递归 MSK的联合编码调制处理，包括LDPC外编码器和递归MSK调 制器；将递归MSK调制器中的差分编码部分合并到LDPC外编码 器构成等效eIRA结构的LDPC编码器；等效eIRA结构的LDPC 编码器由两个彼此独立的部分构成，第一部分由差分译码器和递 归MSK调制器的第一差分编码器串联而成，第二部分由线性编码 模块和递归MSK调制器的第二差分编码器串联而成；

所述接收端，用于对接收信号进行联合LDPC译码和递归 MSK的解调译码处理，包括正交下变频及低通滤波器、粗载波频 偏估计模块、缓存器、解调选择器、MSK差分解调器、帧同步头 相关检测器、MSK相干解调器、载波及定时同步处理模块、并/ 串变换模块及LDPC译码器；对接收信号依次进行正交下变频、 低通滤波、粗载波频偏估计及补偿后，将处理结果保存于缓存中； 对所述保存于缓存中的基带信号数据进行差分解调；对所述差分 解调后的数据进行相关检测；如果所述相关检测中检测到帧同步 头，则控制所述缓存及解调选择器，使解调方式切换到MSK相干 解调，并用检测到的帧同步头的信号数据定位所述LDPC译码的 帧同步位置，否则，继续进行所述相关检测；对所述已完成帧同 步的信号数据进行MSK相干解调，得到解调数据；对所述解调数 据进行载波及定时同步处理后进行LDPC译码，将译码结果判决 输出。

2.如权利要求1所述的联合LDPC编码和递归MSK的调制 解调系统，其特征在于，所述递归MSK调制器包括差分编码器和 同相-正交无记忆调制器，

所述差分编码器，用于合并到所述LDPC外编码器，构成eIRA 结构的LDPC编码器，消除MSK中的差分编码性能损失；

所述同相-正交无记忆调制器，用于实现正交调制，完成信号 的成型和上变频。

3.如权利要求2所述的联合LDPC编码和递归MSK的调制 解调系统，其特征在于，同相-正交无记忆调制器包括矩形脉冲成 型模块和调制模块。

4.如权利要求3所述的联合LDPC编码和递归MSK的调制 解调系统，其特征在于，同相-正交无记忆调制器的调制模块，包 括串/并转换模块、第一乘法器、第二乘法器、延迟单元、第三乘 法器、第四乘法器和加法器，

所述串/并转换模块，用于将所述矩形脉冲成型模块的输出信 号分成两路信号；

所述第一乘法器，用于将所述串/并转换模块的第一输出信号 和cos(π·t/2T)信号相乘，其中，所述T为信息序列符号周期；

所述第二乘法器，用于将所述第一乘法器的输出信号和 cos(2π·f_ct)信号相乘，其中，所述f_c为调制载波频率；

所述延迟单元，用于对所述串/并转换模块的第二输出信号进 行T时间的延迟；

所述第三乘法器，用于将所述延迟后的第二输出信号和 sin(π·t/2T)信号相乘；

所述第四乘法器，用于将所述第三乘法器的输出信号和 sin(2π·f_ct)信号相乘；

所述加法器，用于将所述第三乘法器和第四乘法器的输出信 号相加，得调制信号。

5.如权利要求1所述的联合LDPC编码和递归MSK的调制 解调系统，其特征在于，N路帧同步头相关检测器，包括1：N串 /并变换器、N个相关模块、最大值判断器和比较器，

所述1：N串并转换器，用于将输入数据转换成N路输出数据， 其中，所述N为自然数，表示接收机对信号的上采样倍数；

所述相关模块，用于将每路输出数据与已知同步头数据序列 进行相关运算，得到相关结果；

所述最大值判断器，用于判断所述N个相关结果的最大值， 并得到所述最大值对应的数据段的第一个数据在整个所述输入数 据序列中的位置；

所述比较器，用于判断所述最大值是否大于相关门限，如果 是，则输出LDPC码的起始位置序号和帧同步检测成功信号。