[发明专利]一种纳米尺寸金属插塞电极阵列的制备方法

说明书

技术领域

本发明涉及微电子制造技术领域，特别涉及一种应用于相变存储器(PRAM)的纳米尺寸金属插塞电极阵列的制作方法，并将其用在PRAM的电极加热层的制备中。该方法避免了溅射、电镀、CVD等传统小孔填充方法的小孔填充质量不好、成本高等缺陷，在突破传统金属插塞电极制备成本高、过程复杂的限制，及提高PRAM存储密度以及器件性能等方面具有很大的优越性。

背景技术

随着存储器产业的快速发展，相变随机存储器(Phase Change-RandomAccess Memory，PC-RAM)由于其具有高速读取、高可擦写次数、非易失性、功耗低、成本低、可多级存储、抗强震动和抗辐照等优点，被国际半导体工业协会认为是最有可能取代目前的闪存存储器而成为未来存储器的主流产品和最先成为商用产品的器件之一。相变存储器自诞生以来已经有很多人对它进行了研究，例如Ovonyx、Intel、Samsung、STMicroelectronics、Hitachi等，通过改变相变材料和器件结构等已经使其具备了良好的性能。为了进一步提高其集成密度，小尺寸器件的制备，尤其是纳米尺度的器件结构中的加热层(Heater)也即插塞电极就成为最关键的工艺之一，其尺寸也是器件最重要的参数之一，直接决定了器件的工作电压、单元尺寸以及集成密度等。而插塞电极的制备不可避免地涉及到纳米尺寸小孔的金属填充问题。

目前，小孔填充的方法，主要有磁控溅射、电镀、CVD、ALD等，但是它们或多或少存在一些不足，比如磁控溅射以及其它溅射方法的小孔填充能力不强，CVD以及ALD方法成本较高；电镀方法尽管成本低，但需要首先使用溅射方法制备一层金属种子层，而当小孔孔径缩小到一定尺度后，溅射制备的金属种子层难以达到均匀覆盖，进而会导致电镀结果不佳。

为了克服这些纳米尺寸金属插塞电极制备的不足，寻找简单而低成本的制备纳米尺寸金属插塞电极阵列，并将其运用于PRAM器件结构的加热层中，提出本发明。

发明内容

(一)要解决的技术问题

本发明的目的是为了寻找一种应用于相变存储器的纳米尺寸金属插塞电极阵列的制作方法，并且制备过程简单、成本低廉，实现高密度，并将其应用于相变存储器电极加热层的制造中，突破传统金属插塞电极制备成本高、过程复杂的限制及提高器件性能等。

(二)技术方案

为达到上述目的，本发明提供了一种应用于相变存储器的纳米尺寸金属插塞电极阵列的制作方法，该方法包括：

a、在衬底上淀积金属，作为相变存储器的下电极，接着在下电极上制备一层绝缘材料；

b、在绝缘材料上，采用光刻方法制备金属插塞电极阵列的小孔，孔底部为在衬底上淀积的金属；

c、采用无电化学镀的方法在小孔内填充金属；

d、采用化学镀方法制作纳米尺寸的金属插塞电极阵列，作为相变存储器的下电极加热层；

e、淀积相变材料；

f、淀积金属，作为相变存储器的上电极；

g、光刻、干法刻蚀顶部金属形成顶部电极图形；

h、钝化开孔，引出电极，完成纳米尺寸金属插塞电极阵列的制作。

上述方案中，步骤a中所述衬底是半导体材料衬底硅片或SOI片，或者所述衬底是相变存储器驱动电路。

上述方案中，步骤a中所述衬底上淀积作为下电极的金属是Al、W或TiN。

上述方案中，步骤a中所述绝缘材料是氧化物、氮化物或硫化物，或者是由氧化物、氮化物、硫化物中的至少两种构成的混合物中的任一种。

上述方案中，步骤a中所述在下电极上制备一层绝缘材料是采用溅射法、蒸发法、等离子体辅助淀积法、化学气相淀积法、金属有机物热分解法、激光辅助淀积法或热氧化方法。

上述方案中，步骤b中所述金属插塞电极阵列小孔的直径在500nm以下。

上述方案中，所述步骤c具体包括：首先将衬底在激活液中激活，而后放入恒温镀液中进行无电化学镀制备金属插塞电极，实现只在小孔内填充金属。

上述方案中，所述在金属插塞电极阵列小孔填充的金属是钨合金、钼合金或钨钼与其它非钨钼金属的合金。

上述方案中，所述步骤d具体包括：控制无电化学镀过程的相关参数使得插塞电极恰好将孔填满或近似填满；如果金属厚度控制较为困难导致金属厚度大于孔深，则采用化学机械抛光或者干法刻蚀将小孔之外的金属去掉，制作纳米尺寸的金属插塞电极阵列，作为相变存储器的下电极加热层。