[发明专利]玉米螟性信息素中十四碳烯醇乙酸酯的合成方法

说明书

技术领域

本发明涉及CMOS集成电路，尤其涉及一种新型的抗总剂量辐照的CMOS集成电路，属于电子技术领域。

背景技术

集成电路技术正越来越广泛的被应用于航天、军事、核电和高能物理等与总剂量辐照相关的行业中。而且随着集成电路集成度的不断提高，半导体器件的尺寸日益减小，浅槽隔离技术正以其优良的器件隔离性能成为集成电路中器件之间电学隔离的主流技术。但是由于总剂量辐照粒子对于器件中二氧化硅氧化层的损伤，会在浅槽隔离结构的氧化层内产生大量的固定正电荷。在NMOS器件中，这些固定正电荷会引起浅槽隔离氧化层附近的衬底反型，并在一定的源漏偏压下形成寄生管漏电。在器件主管开启之前，主管处于关态，但是这时的寄生管已经导通，形成较大的关态泄漏电流。这种关态泄漏电流会大大增加集成电路的功耗，并对集成电路的可靠性产生较大的负面影响，成为现阶段亟待解决的一个总剂量辐照可靠性问题。

因此，如果能够在不改变浅槽隔离技术的主流制备工艺的前提下提出一种可以减少NMOS器件总剂量辐照后关态泄漏电流的新型隔离技术，将会对整个集成电路的抗辐照加固具有重大的意义。

发明内容

本发明的目的是提供一种新型的抗总剂量辐照的CMOS集成电路，该集成电路可以减少其中的NMOS器件的关态泄漏电流。

为了实现上述技术目的，本发明采用如下技术方案：

一种新型的抗总剂量辐照的CMOS集成电路，包括NMOS器件和PMOS器件，器件之间通过沟槽隔离，PMOS器件和PMOS器件之间的沟槽用隔离材料一填充，所述隔离材料一在总剂量辐照下产生固定正电荷，其特征在于，NMOS器件和NMOS器件之间用隔离材料二填充，所述隔离材料二在总剂量辐照下产生固定负电荷。

NMOS器件和PMOS器件之间的沟槽可用所述隔离材料一和所述隔离材料二填充，其中所述隔离材料一靠近PMOS器件，所述隔离材料二靠近NMOS器件。

此外，NMOS器件和PMOS之间可通过两个相邻的沟槽隔离，和PMOS器件相邻的沟槽用所述隔离材料一填充，和NMOS器件相邻的沟槽用所述隔离材料二填充。

本发明所述隔离材料一优选为二氧化硅(SiO₂)；所述隔离材料二优选自氮化硅(Si₃N₄)、氮化钛(Ti₃N₄)、氮化钽(TaN)或它们的混合物，此处所述的混合物可以是两种所述材料的混合物，也可以是三种所述材料的混合物。

下面进一步说明本发明技术方案。

现有的CMOS集成电路包括大量(比如上万个)NMOS器件和PMOS器件，器件之间通过沟槽隔离。NMOS器件相互之间，PMOS器件相互之间，以及NMOS器件和PMOS器件之间的沟槽均用上述隔离材料一(二氧化硅)填充。

本发明则与之不同。本发明在现有的CMOS集成电路浅槽隔离技术(shallow-trenchisolation：STI)基础上，引入与传统工艺完全兼容的上述隔离材料二(氮化硅、氮化钛、氮化钽等)，并将这种材料用于NMOS器件相互之间以及NMOS和PMOS器件之间的隔离，在保持原有浅槽隔离技术优势的基础上极大幅度的提高了CMOS集成电路的抗总剂量性能。上述隔离材料二的主要特征是在总剂量辐照下能够在其中产生大量的固定负电荷(如图1a所示)，这些固定负电荷会引起与浅槽隔离结构临近部分的衬底形成空穴积累，而对于NMOS器件来说源漏均是N型掺杂，必须要在衬底形成电子积累层才能产生源漏导通电流，造成寄生晶体管泄漏，因而本发明CMOS集成电路中的NMOS器件不存在总剂量辐照引起的寄生晶体管泄漏电流，从根本上消除了寄生晶体管的形成。对于PMOS器件与PMOS器件之间的隔离槽，本发明仍采用传统的二氧化硅填充，二氧化硅材料在总剂量辐照下会产生大量的固定正电荷(如图1b所示)，这些固定正电荷会引起与浅槽隔离结构临近部分的衬底形成电子积累，而对于PMOS器件来说源漏均是P型掺杂，必须要在衬底形成空穴积累层才能产生源漏导通电流，造成寄生晶体管泄漏，因而本发明CMOS集成电路中的PMOS器件也不存在总剂量辐照引起的寄生晶体管泄漏电流，因此本发明从根本上消除了集成电路在总剂量辐照环境中的漏电效应，极大程度的提高了CMOS集成电路的抗总剂量辐照特性，极大地减少了CMOS集成电路在总剂量辐照环境中的静态功耗，增加了CMOS集成电路的可靠性。