[发明专利]卫星信号捕获中快速傅氏变换算法的实现装置和方法有效
申请号: | 200910092905.5 | 申请日: | 2009-09-10 |
公开(公告)号: | CN101645060A | 公开(公告)日: | 2010-02-10 |
发明(设计)人: | 黄夔夔 | 申请(专利权)人: | 北京华力创通科技股份有限公司 |
主分类号: | G06F17/14 | 分类号: | G06F17/14;G01S1/02 |
代理公司: | 北京凯特来知识产权代理有限公司 | 代理人: | 郑立明;孟丽娟 |
地址: | 100088北京市*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 卫星 信号 捕获 快速 变换 算法 实现 装置 方法 | ||
技术领域
本发明涉及卫星导航信号处理技术领域,尤其涉及一种卫星信号捕获中FFT(Fast Fourier Transform,快速傅氏变换)算法的实现装置和方法。
背景技术
信号捕获,又称信号的同步,是指从白噪声中检测出已知波形信号,是一个信号检测处理过程。用来捕获信号的最佳接收机是相关接收机,该相关接收机将输入信号与本地复现波形进行相关运算并将处理结果进行门限判决。在信号未捕获时只能采用试探方式进行相关处理,即遍历各种的码相位可能性直至找出相关峰。
为了捕获到卫星信号,需要同时复现卫星信号的码和载波,这其实是一个二维搜索过程。根据在码和多普勒域上捕获方法的不同,将卫星信号的捕获方案分为以下四种:伪码串行载波串行、伪码串行载波并行、伪码并行载波串行、伪码并行载波并行搜索方案。
现有技术的一种伪码并行载波方案中,伪码搜索和载波分析采用的是单点输入和单点输出,单点输入即每个时钟输入一个待处理数据,每个时钟输出一个处理完的数据。
在实现本发明的过程中,发明人发现上述现有技术中的伪码并行载波方案的缺点为:占用系统资源多,计算效率低下。以一个商用IP核为例,该IP核计算128点的FFT,单点输入单点输出,在FPGA(Field Programmable Gate Array,现场可编程门阵列)内实现时占用逻辑资源3410个LC,存储器为90112比特。
发明内容
本发明实施例提供了一种卫星信号捕获中FFT算法的实现装置和方法,以提高FFT模块的数据处理效率,降低FFT模块的占用资源。
一种卫星信号捕获中快速傅氏变换算法的实现装置,包括:
多级处理单元,每一级处理单元为两路输入和两路输出,每一级处理单元的两路输入数据为每时钟输入两点的数据,每一级处理单元接收并处理前一级处理单元输出的数据,将处理后得到的数据再输出给下一级处理单元;
所述每一级处理单元包括:
数据选择器,用于接收上一级处理单元输出的两路数据,将该两路数据分别传输给数据存储器;
数据存储器,用于将所述数据选择器传输过来的两路数据分别进行存储,并且存储每路数据所对应的旋转因子;
蝶形运算单元,用于从所述数据存储器中获取两路数据和每路数据所对应的旋转因子,对获取的两路数据和相应的旋转因子进行复数乘法和加法运算,将获取的计算结果传输给数据存储器进行存储,并输出给下一级处理单元;
控制及地址产生模块,用于产生所述数据选择器输出的两路数据所对应的存储地址,以及每路数据所对应的旋转因子的存储地址,将所述存储地址传输给数据存储器。
一种卫星信号捕获中快速傅氏变换算法的实现方法,包括:
通过多级运算处理来实现快速傅氏变换算法,每一级运算处理为两路输入和两路输出,每一级处理单元的两路输入数据为每时钟输入两点的数据;
每一级运算处理接收上一级运算处理输出的两路数据,将该两路数据分别进行存储,并且存储每路数据所对应的旋转因子;
通过复数乘法器将每路数据和对应的旋转因子进行复数乘法运算,将得到的运算结果传输给加法器,通过所述加法器将所述复数乘法器传输过来的一路数据和对应的旋转因子的复数乘法运算结果和另一路数据进行相加,将获取的计算结果进行存储,并输出给下一级运算处理。
由上述本发明的实施例提供的技术方案可以看出,本发明实施例可以提高卫星信号的伪码并行载波并行搜索方案中的FFT模块的数据处理效率,使FFT模块占用资源少,配置灵活。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例一提出的卫星信号的伪码并行载波并行搜索方案的原理示意图;
图2为本发明实施例一提出的卫星信号的伪码并行载波并行搜索方案的具体处理过程的处理流程图;
图3为本发明实施例一提供的两点输入两点输出的FFT模块的原理示意图;
图4为本发明实施例一提供的FFT模块中的每一级处理单元的结构示意图;
图5为本发明实施例一提供的一种碟形运算单元的结构示意图;
图6为本发明实施例一提供的一种FFT模块的输入输出时序图。
具体实施方式
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京华力创通科技股份有限公司,未经北京华力创通科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910092905.5/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种可视卡管理系统
- 下一篇:虚拟操作系统创建方法