[发明专利]TFT-LCD驱动电路

说明书

技术领域

本发明涉及液晶显示器驱动技术，尤其涉及一种薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称TFT-LCD)驱动电路。

背景技术

如图1所示为现有技术中TFT-LCD驱动电路结构示意图，时序控制器1用于产生各种控制信号，例如栅线的同期信号(本领域中通常称为CPV信号(Clock Pulse Vertical，简称CPV))、栅线起始信号(本领域中通常称为STV信号(Start Vertical，简称STV))、栅线输出控制信号(本领域中通常称为OE1信号(Output Enable，简称OE1))和多级栅极驱动信号(MultiLevel Gateway，简称MLG)所需的信号(本领域中通常称为OE2信号)。时序控制器1将产生的各种控制信号输入到高电压逻辑驱动器(High VoltageTFT-LCD Logic Driver)2中，该高电压逻辑驱动器2将CPV信号、STV信号。OE1信号、OE2信号等生成第一时钟信号(本领域中通常称为CLK信号)、第二时钟信号(本领域中通常称为CLKB信号)以及改进后STV信号(本领域中通常称为STVP信号)，所谓改进后的STV信号是指电平经过调整后的STV信号，因为时序控制器中输出的STV信号的电平和栅极驱动电路需要的STV信号的电平可能不一致，需要通过一些电平转换电路将STV信号的电平进行转换。CLKB信号、CLK信号和STVP信号输入到栅极驱动电路中，就可以驱动栅线工作了。

如图2a所示为现有技术中一种TFT-LCD驱动电路的时序图，该时序图中显示出了STV信号、CPV信号、OE1信号和OE2信号与栅极驱动电路输出的栅极驱动信号(图2a中只给出了GATE1和GATE2这两个栅极驱动信号，分别是用于驱动第一行栅线和第二行栅线的栅极驱动信号)之间的时序关系。

图2b所示为现有技术中另一种TFT-LCD驱动电路的时序图，该时序图中显示出了STV信号、CPV信号和OE2信号与栅极驱动电路输出的栅极驱动信号(图2b中只给出了GATE1和GATE2这连个栅极驱动信号，分别是用于驱动第一行栅线和第二行栅线的栅极驱动信号)之间的时序关系。

图2a和图2b的区别之处在于：图2a中采用了OE1信号，在OE1信号的下降沿开始输出栅极驱动信号；而图2b中没有采用OE1信号，在OE2信号的下降沿开始输出栅极驱动信号。

TFT-LCD的驱动电路中，通常当栅极驱动电路输出用于开启一行栅线的栅极驱动信号时，源极驱动电路将该行栅线对应的各个像素的数据信号输入到该行的各个像素电极上。如图3所示为现有技术中TFT-LCD的栅极驱动信号和源极驱动电路输入的数据信号之间的理想时序关系示意图，当栅极驱动信号为高电平时，源极驱动电路向像素电极上输入数据信号。

图3所示的是一种理想的时序关系，实际应用当中，栅极驱动信号的上升沿和下降沿都有一定的延时，如图4所示为现有技术中TFT-LCD的栅极驱动信号和源极驱动电路输入的数据信号之间的实际时序关系示意图，如果栅极驱动信号的延时比较严重，那么当第一行的栅极驱动信号GATE1信号正处于下降沿时，第二行的栅极驱动信号GATE2信号已经开始上升，那么第一行栅线对应的各个TFT还没有关断，这时源极驱动电路已经输入了第二行像素对应的数据，这样就会造成输入到第1行像素的数据发生混淆，影响画面显示。

对于阵列基板行驱动(Gate Driver on Array，简称GOA)面板，其中的TFT中的电子的移动速度低，栅极驱动信号的延迟造成的数据混淆的情况会更严重。

发明内容

本发明的目的是针对现有技术中存在的问题，提供一种TFT-LCD驱动电路，能够避免由于栅极驱动信号的延迟造成输入到像素电极中的数据混淆。

为实现上述目的，本发明提供了一种TFT-LCD驱动电路，包括：用于输入CPV信号、OE1信号、OE2信号和STV信号的输入端，以及用于输出CLK信号和CLKB信号的输出端，所述输入端与输出端之间连接有处理电路，所述处理电路通过对所述CPV信号、OE1信号、OE2信号和STV信号进行处理，使得在CLK信号的一个周期内，输出的CLK信号的下降沿与CLKB信号的上升沿之间具有设定的时间间隔，或使得在CLKB信号的一个周期内，输出的CLK信号的上升沿与CLKB信号的下降沿之间具有设定的时间间隔。