[发明专利]一种分布式多主CPU共享总线的方法及其装置

说明书

技术领域

本发明涉及计算机、微处理器领域，具体涉及一种分布式多主CPU共享总线的方法及 其装置。

背景技术

随着计算机应用技术的不断发展处理器的计算能力和计算速度都有很大的提高，当 CPU处理任务较复杂时往往采用多CPU分布式处理模式。目前多CPU对等式分布处理模 式往往采用外部串行总线通讯方式，如目前普遍使用的网络通讯技术、CAN总线通讯技术 等。而一个计算机内部总线实现多CPU的数据通讯往往采用主从方式数据通讯，即一个主 CPU通过总线与多个从CPU进行数据交换。

本发明通过总线仲裁技术实现CPU外部总线多主CPU的共享与通讯。实现分布式多 处理器对等的总线结构，各处理器通过总线仲裁技术共享系统资源及与其它处理器通讯。

发明内容

本发明的目的是提出一种分布式多主CPU共享总线，其对传统主从式多CPU分布式 技术方案的改进，在总线上增加了总线仲裁控制线，实现了挂在总线上的任何一个CPU可 以通过总线仲裁机制请求总线、占用总线、释放总线。

本发明的技术方案为：

一种分布式多主CPU共享总线装置，挂在总线上的任何一个处理器CPU都通过总线 仲裁获得总线的控制权，从而与其它处理器或外部设备进行数据通讯，在一条双向的总线 上挂接n个处理器，其中n为自然数，每个处理器都有两个工作状态：主状态和从状态； 每个处理器还与所述的一条双向的总线相连接；每个在从状态下的处理器中，总线的状态 为输入状态，每个在主状态下的处理器中，总线的状态为输出状态；在任何时刻只有其中 的一个处理器工作在主状态，其它处理器工作在从状态，每个处理器还具有三根总线仲裁 控制线，分别是总线仲裁输入线、总线仲裁输出线和总线请求状态线；

所述三根总线仲裁控制线的控制原理为：

(1)每个处理器之间通过总线仲裁输出线和总线仲裁输入线以链型结构连接起来； 第一个处理器的总线仲裁输入线被连接为允许状态，其总线占用优先级最高，其总线仲裁 输出线连接下一个处理器的总线仲裁输入线，依此类推，最后一个处理器的总线占用优先 级最低，其总线仲裁输入线连接其上一个处理器的总线仲裁输出线，其总线仲裁输出线悬 空；

(2)任何一个处理器，当它的总线仲裁输入线为禁止状态时，它的总线仲裁输出线 也相应的驱动为禁止状态，这样将屏蔽本处理器及其下游的所有处理器占用总线的请求；

(3)任何一个处理器，当它的总线仲裁输入线为允许状态时，如果本处理器没有占 用总线，其总线仲裁输出线也为允许状态，即开放下游处理器的总线请求；当本处理器请 求总线并得到总线控制权时，将总线仲裁输出线设为禁止状态，即禁止下游处理器占用总 线；

(4)占用总线条件：任何一个处理器，获得总线控制权的条件为：a、总线仲裁输入 线为允许状态；b、总线请求状态线为空闲状态；

(5)占用总线过程：任何一个处理器，在具备获得总线控制权条件的前提下，希望 获得总线控制权，首先将总线请求状态线设置为忙，并将总线仲裁输出线设置为禁止状态， 即禁止下游处理器请求占用总线，在总线仲裁输入线处于允许的情况下开始占用总线，进 行数据传送，直到数据传送完成，释放总线；

(6)释放总线，当处理器完成数据通讯过程之后，将总线释放出去，释放的过程为： 首先将总线请求状态线设置为空闲状态，其次设置总线仲裁输出线的状态与总线仲裁输入 线的状态一致。

还具有冲突仲裁步骤：

当总线中有多个处理器同时请求总线控制权时，将进行总线仲裁，仲裁过程如下：当 两个或多个处理器都具备占用总线的条件且同时申请占用总线时，它们将同时将总线请求 状态线设置为忙状态，并同时将总线仲裁输出线设置为禁止状态，此时上游处理器的总线 仲裁输出线将屏蔽掉下游处理器的总线占用请求，上游处理器得到总线控制权，下游处理 器等待上游处理器完成数据传送后释放总线后重新进行总线仲裁来获得控制权。

其中，所述总线包括：数据线、地址线、控制线和时钟线，数据线是8/16/32/64位任 何宽度的总线，地址线根据系统规模寻址空间、寻址方式选择总线宽度，控制线包括数据 读线和数据写线。

其中，当处理器占用总线时，其地址线、控制线为输出状态，当数据读线有效时，数 据线为输入状态；当数据写线有效时，数据线为输出状态；