[发明专利]阵列基板及其制造方法

说明书

技术领域

本发明实施例涉及液晶显示技术，尤其涉及一种阵列基板及其制造方法。

背景技术

薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay；以下简称：TFT-LCD)技术在近十年有了飞速地发展，从屏幕的尺寸到显示的质量都取得了很大进步。经过不断的努力，TFT-LCD各方面的性能已经达到了传统阴极射线管(Cathode Ray Tube；以下简称：CRT)显示器的水平，大有取代CRT显示器的趋势。

随着LCD生产的不断扩大，各个生产厂商之间的竞争也日趋激烈。各厂家在不断提高产品性能的同时，也在不断努力降低产品的生产成本，从而提高市场的竞争力。开口率是提高LCD亮度、降低用电量的一个重要指标，而采用半搭接结构过孔能够显著提高LCD像素区的开口率。

图1为现有阵列基板的局部俯视结构示意图，图2为图1中的A-A向剖切截面侧视图。如图1和图2所示，阵列基板包括衬底基板1，在衬底基板1上形成包括多条横纵交叉的数据线3和栅扫描线2的图案，从而围设形成多个像素单元。像素单元区域以外为边缘区域，边缘区域中形成包括接口区(PAD区)的图案，即数据线接口区15和栅扫描线接口区10，是用于将数据线3和栅扫描线2连接外部驱动电路的区域。每个像素单元中设置有TFT开关和像素电极13，TFT开关具体包括栅电极4、有源层6、源电极7和漏电极8。在各导电图案之间以绝缘材料保持相互绝缘，例如，在栅电极4和栅扫描线2上覆盖有栅极绝缘层5，在数据线3、有源层6、源电极7和漏电极8之上覆盖有钝化层9。像素电极13通过钝化层9上的漏电极过孔与漏电极8相连。为了提高像素单元的开口率所采用的传统半搭接结构是将漏电极8的面积缩小，并将漏电极过孔制备在漏电极8的边缘，即漏电极过孔的一半搭接在漏电极8的端部，因此漏电极8过孔也可称为半搭接过孔11。这样就使像素单元中的像素电极13一部分搭接在漏电极8上，如图1和图2所示。接口区上一般也需要设置接口区过孔，接口区过孔上通常填充以像素电极13的材料，从而对接口区的金属材料起到保护作用。数据线接口区15和栅扫描线接口区10由于不涉及开口率的问题，所以数据线接口区15和栅扫描线接口区10的接口区过孔处通常不采用半搭接结构，因此各接口区过孔可称为全搭接过孔12。

为了实现半搭接结构，传统的制备方法是采用掩膜板在像素单元中的对应位置采用全曝光后连续干刻的方法制备半搭接过孔和全搭接过孔，在沉积像素电极薄膜之后就形成了半搭接结构和全搭接结构。

在进行本发明的研究过程中，发明人发现现有技术存在如下缺陷：在半搭接结构处，由于干法刻蚀作用会将漏电极8下方的栅极绝缘层5也刻蚀掉一部分而形成空洞，如图2中虚线圆圈区域所示。空洞的存在使得后续沉积像素电极13时易形成断层，并且空洞的存在会使液晶分子在空洞附近的取向发生不固定偏转，容易发生漏光，而且空洞上方的悬臂漏电极8容易在摩擦取向的时候掉落，形成影响显示效果的颗粒状不良。

发明内容

本发明的目的是提供一种阵列基板及其制造方法，以避免在半搭接结构处出现的空洞现象，减少不良问题。

为实现上述目的，本发明提供了一种阵列基板的制造方法，包括：

在衬底基板上至少形成第一导电图案；

在形成上述图案的衬底基板上沉积绝缘材料作为第一绝缘层；

在形成上述图案的衬底基板上至少形成第二导电图案；

在形成上述图案的衬底基板上沉积绝缘材料作为第二绝缘层；

采用双色调掩膜板对所述第二绝缘层和第一绝缘层进行构图工艺，在所述第二绝缘层中至少形成半搭接过孔的图案，在所述第一绝缘层和第二绝缘层中至少形成全搭接过孔的图案，所述第二导电图案对应部分所述半搭接过孔的位置，所述第一导电图案对应全部所述全搭接过孔的位置；

在形成上述图案的衬底基板上至少形成第三导电图案和第四导电图案，所述第三导电图案通过所述半搭接过孔形成在所述第二导电图案和第一绝缘层的表面上，所述第四导电图案通过所述全搭接过孔形成在所述第一导电图案的表面上。

为实现上述目的，本发明还提供了一种阵列基板，包括衬底基板，所述衬底基板上形成多个像素单元，其中：

所述衬底基板上至少形成有第一导电图案，且所述第一导电图案上覆盖有第一绝缘层；

所述第一绝缘层上至少形成有第二导电图案，且所述第二导电图案上覆盖有第二绝缘层；

所述第二绝缘层上至少形成有第三导电图案和第四导电图案；