[发明专利]一种定点除法器及其运算处理方法

说明书

技术领域

本发明涉及计算机芯片技术领域，特别是涉及一种定点除法器及其运算处理方法。

背景技术

在现代电子系统设计中，定点除法部件往往是必不可少的。大多数定点除法部件基于时序、面积和性能的多方面考虑，通常采用基于减法的循环算法，这种算法的特点是每次循环产生一个商，而循环的次数由除法的操作数位数决定。

如在32位通用处理器中，一次定点除法需要32次循环才能完成。

通过分析，大部分除法操作并不需要经过这么多次循环。例如，当进行8位无符号定点除法操作时，如果被除数为00001000，除数为00000001，按照传统的方法，该除法操作需要8次移位和减法操作才能完成，这样会产生很多没有必要的循环运算。

现有技术中提出一种定点除法器实现运算的方法，获取除数和被除数的绝对值，根据除数和被除数的符号位，获取商的符号位并存储；判断被除数绝对值是否大于或等于除数绝对值，若是，则计算被除数的最高有效位与除数的最高有效位的数位之差，获得位差，并根据商的符号位、除数/被除数绝对值，以及位差，获取被除数与除数的商值；否则输出为零。其把除法运算转化成移位运算和减法运算，与现有技术相比，便于硬件电路的实现，减少了所用器件门数，缩短了运算时间，提高了运算效率，取得了较好的效果。

该方法提出的算法是基于移位和相减的，在算法的大部分循环内，该除法器的移位部件每次循环只移位一次。该方法对传统算法的改进来自于第一次移位。传统的算法的第一次移位只移一位，而该方法是移(被除数的最高有效位与除数的最高有效位的数位之差)位，因此比传统的算法取得了性能的提升。

例如对上面的操作数，第一次移位将除数左移4位，这样完成该除法操作只需要4次移位和减法操作。

但是，这样的优化还是没有解决基于减法的循环算法中移位和减法操作太多的问题。

发明内容

本发明的目的在于提供一种定点除法器及其运算处理方法，其克服现有技术中的缺陷，在保持较低的除法器面积和功耗的前提下，取得较高的性能。

为实现本发明目的而提供的一种定点除法器，包括判0装置，预处理装置，循环移位相减装置，结果处理装置，其中：

所述判0装置，用于判断除数是否为0；在除数为0时提示出错信息后结束返回；如果不为0则由所述预处理装置进行预处理操作；

所述预处理装置，用于接收用于标识该除法是否有符号操作的标识符、以及被除数和除数；产生被除数和除数的绝对值，并根据判0操作结果和被除数和除数绝对值大小比较的结果进行选择操作；产生对商值和余数进行处理的标识符，传输给所述结果处理装置；

所述循环移位相减装置，用于根据当前的循环执行的阶段、前导0个数和输入的操作数，控制移位和减法操作，并在循环结束时将结果输出到所述结果处理装置；

所述结果处理装置，用于接收输入的判0处理结果，预处理得到的标识符，以及循环移位相减得到结果，判断处理后输出商值和余数。

为实现本发明目的还提供一种定点除法器运算处理方法，包括下列步骤：

步骤S100，在预处理阶段，进行判0操作，对被除数和除数进行预处理，根据判0操作的结果和预处理得到的被除数和除数的绝对值大小比较的结果，选择是进入步骤S200，还是进入步骤S300；

步骤S200，在循环移位相减阶段，根据当前的循环执行的阶段、前导0个数和输入的操作数，控制移位和减法操作，并在循环结束时将结果输出到结果处理装置；

步骤S300，在结果处理阶段，根据判0操作的结果，预处理判断得到的除法操作的符号标识符，以及循环移位相减操作得到的结果，判断处理后输出商值和余数。

本发明的有益效果：本发明的定点除法器及其运算处理方法，基于减法的循环，其可以动态的根据被除数和除数的情况，减少循环的次数，并通过重复使用移位器和减法器，在保持较低的除法器面积和功耗的前提下，取得较高的性能。

附图说明

图1是本发明实施例定点除法器结构示意图；

图2是本发明实施例定点除法器运算处理方法流程图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明的定点除法器及其运算处理方法进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明而不是对本发明的限制。

如图1所示，本发明实施例的定点除法器，包括：

判0装置1，用于判断除数是否为0；