[发明专利]SPI4接口数据包的处理方法

说明书

技术领域

本发明涉及通信领域，并且特别地，涉及一种SPI4接口数据包的处理 方法。

背景技术

SPI4.2(系统包交换接口，Level 4)是一项新的系统级接口标准，设 计人员可依照该标准为集中的数据和通讯设施开发灵活的、可升级的系统。 SPI4接口支持多个协议以各不相同的高速率传输，这些协议包括 SONET/SDH上的信息包(POS帧)、OC-192、以太网、快速以太网、兆 位以太网、10兆位以太网和10兆位光纤通道SAN等。

目前，SPI4接口一般是通过专用的ASIC或者昂贵的IP core来实现， 形式受到较大约束，成本较高，并且不能兼容10Gbps WAN、LAN、MAN 和SAN等网络协议。

发明内容

考虑到相关技术中SPI4接口成本高、兼容性差的问题，本发明的目的 在于提供一种SPI4接口数据包的处理方案，以解决上述问题中的至少之一。

根据本发明的SPI4接口数据包的处理方法包括：通过对接口数据进行 延迟处理实现数据有效窗口的正中央数据采集；对延迟后的接口数据进行 协议转换，并去除转换后接口数据中的控制字；对去除控制字之后的接口 数据进行对齐操作并接收。

其中，对接口数据进行的延迟处理为：粒度为75ps的4.8ns延迟处理。

并且，对延迟后的接口数据进行协议转换的处理包括：将延迟后的接 口数据的16位SPI4协议转换为32位SPI4协议。

此外，上述处理中对去除控制字之后的接口数据进行对齐操作具体包 括：将去除控制字后的接口数据的高16位或低16位作为每个帧的起始位。

此外，该方法中去除的控制字包括以下至少之一：IDLE控制字、连续 控制字。

借助于本发明的技术方案，能够实现了10Gbps WAN、LAN、MAN和 SAN的共同接口，使得接口协议设计更易于工程实现，减少管脚数量和功 耗，增强信号完整性。

附图说明

图1是根据本发明实施例的SPI4接口数据包的处理方法的流程图；

图2是根据本发明实施例的SPI4接口数据包的处理方法所采用的I/O 接口模型的示意图；

图3是根据本发明实施例的SPI4接口数据包的处理方法中控制字去除 处理的状态机示意图；

图4是根据本发明实施例的SPI4接口数据包的处理方法中数据对齐处 理的状态机示意图。

具体实施方式

针对相关技术中SPI4接口成本高、兼容性差的问题，本发明提出通过 FPGA来实现SPI4接口数据的处理，通过协议转换使得SPI4接口的兼容性 大大提高，使得SPI4接口能够作为10Gbps WAN、LAN、MAN和SAN的 共同接口，并且能够有效降低成本。

本发明可以通过多种FPGA作为载体，以LX110T FPGA为例，本发 明可以应用器件内部的Ibufds(数据缓冲)、IODELAY(延迟控制)和IDDR (将双沿数据或时钟转换为单沿)等资源进行处理，下面将结合附图详细 描述本发明的实施例。

图1是根据本发明实施例的SPI4接口数据包的处理方法的流程图。如 图1所示，根据本发明实施例的SPI4接口数据包的处理方法包括：

步骤S102，通过对接口数据进行延迟处理实现数据有效窗口的正中央 数据采集，该延迟处理可以粒度为75ps共64级的4.8ns延迟处理，由 IODELAY技术实现；

步骤S104，对延迟后的接口数据进行协议转换，并去除转换后接口数 据中的控制字；具体地，在该步骤中，可以应用IDDR将延迟后的接口数 据的16位SPI4协议转换为32位SPI4协议，并利用Gap清除部分去除IDLE 控制字、连续控制字等控制字，从而达到接收连续帧的目的；

步骤S106，对去除控制字之后的接口数据进行对齐操作并接收；由于 步骤S104处理后的32位帧还没有进行对齐操作，即，存在高低16bit都是 帧开始的情况，在步骤S106中可以在帧提取部分接收来自Gap清除部分上 传的连续的链路帧，并应用两个数据fifo和一个控制fifo实现SOP/EOP交 织的情况，从而使低16bit(或高16bit，iqvRct)为帧的开始位，。