[发明专利]一种基于FPGA的ATM信元交换装置及方法有效

专利信息
申请号: 200910095726.7 申请日: 2009-01-20
公开(公告)号: CN101478498A 公开(公告)日: 2009-07-08
发明(设计)人: 周凡;陈耀武 申请(专利权)人: 浙江大学
主分类号: H04L12/56 分类号: H04L12/56
代理公司: 杭州天勤知识产权代理有限公司 代理人: 胡红娟
地址: 310027浙*** 国省代码: 浙江;33
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 基于 fpga atm 交换 装置 方法
【权利要求书】:

1.一种基于FPGA的ATM信元交换装置,其特征在于包括处理器和物理层芯片以及一端与处理器相连,另一端与物理层芯片相连的FPGA;

所述的FPGA包括:

UTOPIA主端控制器:用于完成物理层芯片与FPGA内部的上行内存控制器、转发内存控制器、下行内存控制器、VCI判断模块的信号接口;

VCI判断模块:用于对来自物理层芯片的ATM信元进行过滤操作,并将结果通知UTOPIA从端控制器;

所述过滤操作为将ATM信元中的VCI值与VCI判断模块中的VCI值一致的ATM信元保留并存储在上行内存控制器的RAM单元中;清除ATM信元中的VCI值与VCI判断模块中的VCI值不一致的ATM信元;

UTOPIA从端控制器:用于完成处理器与FPGA内部的上行内存控制器、下行内存控制器信号接口;

转发内存控制器:用于对来自物理层芯片的ATM信元进行缓存并将来自物理层芯片的ATM信元转发到物理层芯片;

上行内存控制器:用于上行链路中来自物理层芯片的ATM信元经VCI判断模块判断后保留的ATM信元的缓存和发送;

下行内存控制器:用于下行链路中来自处理器的ATM信元的缓存和发送。

2.根据权利要求1所述的基于FPGA的ATM信元交换装置,其特征在于,所述的转发内存控制器包括:

一接口子控制器,用于控制转发内存控制器的RAM单元中的ATM信元读取与写入操作;

若干RAM单元,用于转发内存控制器中ATM信元的缓存。

3.根据权利要求1所述的基于FPGA的ATM信元交换装置,其特征在于,所述的上行内存控制器包括:

一接口子控制器,用于控制上行内存控制器的RAM单元中的ATM信元读取与写入操作;

若干RAM单元,用于上行内存控制器中ATM信元的缓存。

4.根据权利要求1所述的基于FPGA的ATM信元交换装置,其特征在于:所述的下行内存控制器包括:

一接口子控制器,用于控制下行内存控制器的RAM单元中的ATM信元读取与写入操作;

若干RAM单元,用于下行内存控制器中ATM信元的缓存。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浙江大学,未经浙江大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200910095726.7/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top