[发明专利]一种电源线斩波通讯收发电路

权利要求书

1.一种电源线斩波通信收发电路，其特征是包括主机电路和从机电路两个部 分；主机电路包括第一微处理器(U2)，直流电源(DC)，第一稳压芯片(U1)，由第 一电阻(R1)、第一场效应晶体管(M1)、第一二极管(D1)、第一电感(L1)、第二场 效应晶体管(M2)组成的电子开关逻辑电路，由第一三极管(S1)、第二三极管(S2)、 第三三极管(S3)、第二电阻(R2)和第三电阻(R3)构成的第一驱动电路(1)，由第四 三极管(S4)和第五三极管(S5)构成的第二驱动电路(2)，由第二二极管(D2)、第一 稳压管(D3)、第六电阻(R6)和第二电容(C2)组成的电压尖峰吸收电路，第二三极 管(S2)的基极和第三三极管(S3)的基极分别与第一微处理器(U2)的两个输出口 (I/O2)和(I/O1)相连，第二三极管(S2)的发射极和第三三极管(S3)的发射极均接 地，第二三极管(S2)的集电极通过第二电阻(R2)与第一场效应晶体管(M1)的门极 和第一三极管(S1)的集电极共连，第一三极管(S1)的基极通过第三电阻(R3)与第 三三极管(S3)的集电极相连，第一三极管(S1)的发射极与直流电源(DC)的正端、 第一电阻(R1)的一端和第一稳压芯片(U1)的输入端共接，第一稳压芯片(U1)的输 出端与第一微处理器(U2)的电源端(VCC)相连，第一场效应晶体管(M1)的源极通 过第一电阻(R1)与直流电源(DC)的正端相连，第一场效应晶体管(M1)的漏极与 第一二极管(D1)的阴极和第一电感(L1)的一端共接，第一二极管(D1)的阳极接 地，第一电感(L1)的另一端与第二场效应晶体管(M2)的漏极、电源通信总线的正 端以及第四电阻(R4)的一端共接，第二场效应晶体管(M2)的源极接地，并和电源 通信总线的负端相连，第二场效应晶体管(M2)的门极与第四三极管(S4)的发射极 和第五三极管(S5)的发射极共接，第四三极管(S4)的集电极和第一微处理器(U2) 的电源端(VCC)相连，第五三极管(S5)的集电极接地，第四三极管(S4)的基极与 第五三极管(S5)的基极以及第一微处理器(U2)的一个输出口(I/O3)共接，第四电 阻(R4)另一端与第五电阻(R5)的一端、第一电容(C1)的一端以及第一微处理器 (U2)的一个输出口(I/O4)共接，第五电阻(R5)的另一端和第一电容(C1)的另一端 均接地，电压尖峰吸收电路中的第二二极管(D2)的阳极与电源通信总线的正端相 连，第二二极管(D2)的阴极与第一稳压二极管(D3)的阴极和第二电容(C2)的一端 相连，第一稳压二极管(D3)的阳极与第六电阻(R6)的一端相连，第二电容(C2)的 另一端和第六电阻的另一端共同接地，或者第二电容(C2)的另一端和第六电阻 (R6)的另一端共同与直流电源(DC)的正端相连；

从机电路包括第二微处理器(U4)，第二稳压芯片(U3)，由第三场效应晶体管 (M3)、第三二极管(D4)和第四电容(C4)组成的电子开关逻辑电路，由第六三极管 (S6)和第七三极管(S7)组成的第三驱动电路(3)，第二微处理器(U4)的一个输出口 (I/O1)与第七电阻(R7)的一端、第八电阻(R8)的一端以及第三电容(C3)的一端共 接，第八电阻(R8)的另一端和第三电容(C3)的另一端均接地并连接电源通信总线 的负端，第七电阻(R7)的另一端与第三二极管(D4)的阳极和第三场效应晶体管 (M3)的漏极共接并连接电源通信总线的正端，第三二极管(D4)的阴极与第二稳 压芯片(U3)的输入端和第四电容(C4)的一端共接，第四电容(C4)另一端接地，第 二稳压芯片(U3)的输出端与第二微处理器(U4)的电源端(VCC)相连，第三场效应 晶体管(M3)的源极接地，第三场效应晶体管(M3)的门极与第六三极管(S6)的发射 极和第七三极管(S7)的发射极共接，第六三极管(S6)的集电极与第二微处理器 (U4)的电源端(VCC)相连，第七三极管(S7)的集电极接地，第六三极管(S6)的基 极和第七三极管(S7)的基极相连并和第二微处理器(U4)的一个输出口(I/O2)共 接。

2.根据权利要求1所述的电源线斩波通信收发电路，主机电路中的第二场效 应晶体管(M2)用三极管替代，从机电路中的第三场效应晶体管(M3)用三极管替 代。