[发明专利]分像素运动估计装置和方法

说明书

技术领域

本发明涉及数字视频编码中运动估计的实现，尤其是帧间预测中一种分像素运动估计的方法和装置。

背景技术

在数字化视频编码中，基于运动估计算法的帧间预测可以消减视频数据在时间上的冗余信息，该方法已广泛应用于MPEG-x和H.26x等视频编码标准系列中。通常来讲，帧间预测的运算量会占到整个编码系统负载的60％-80％，因此，以专用ASIC架构实现的运动估计硬加速模块被广泛应用于编码系统中。

目前存在的运动估计架构，大多数都是针对固定的宏块分割模式，常见的固定宏块分割模式有：水平方向和垂直方向上各有8个采样点的8x8结构和各有16个采样点的16x16结构。对细节丰富的视频源，采用更小的宏块分割模式，可以在帧间预测中获得较小的预测误差，从而节省编码比特数。

在场景未切换时，对于视频源中相邻两帧图像而言，运动物体的采样点坐标变化很小。当采样点坐标间距小于单位像素点间距时，若采用整像素参考帧搜索的运动估计，以先前帧图像作为参考帧不一定能够获得较小的预测误差，而采用小(分)像素参考帧搜索的运动估计，通过对单位像素点插值得到更小精度的分像素点则更接近物体的运动轨迹。

针对视频源特性，采用更小的宏块分割模式以及更小精度的分像素点获得参考帧，使运动估计获得较小的预测误差，从而节省编码比特数。新一代视频压缩标准，如：H.264，VC-1，AVS都把可变的宏块分割模式和更小精度预测作为标准单元部件。宏块分割模式如图1所示，包括16x16宏块分割模式、16x8宏块分割模式，8x16宏块分割模式，8x8宏块分割模式，8x4宏块分割模式，4x8宏块分割模式以及4x4宏块分割模式。在16x8宏块分割模式下，宏块被分割为上、下两个子块，分别记作16x8_t和16x8_b；在8x16宏块分割模式下，宏块被分割为左、右两个子块，分别记作8x16_l和8x16_r；在8x4宏块分割模式下，8x8块被分割为上、下两个子块，分别记作8x4_t和8x4_b；在4x8宏块分割模式下，宏块被分割为左、右两个子块，分别记作4x8_l和4x8_r。

然而，采用可变的宏块分割模式和更小精度的分像素点，运动估计在提升编码系统压缩率的同时，也导致运动估计的运算复杂度大幅增加，延长了整个搜索过程，如果将运动估计作为一级流水，它将是整个编码系统的瓶颈，而目前能充分利用新特性并保持编码系统实时性的硬加速模块还很少，特别地，对于多参考帧而言，这种高密度的运算将导致编码系统性能的下降，无法实现实时编码。

为了保证编码实时性，一些方案采用缩小搜索窗的范围，这样虽然能够较大程度降低运动估计的复杂度，减轻该级流水对系统的制约，然而搜索窗的范围从整像素搜索时就开始减小，降低了获得最佳匹配的概率，影响编码系统的压缩效率。

发明内容

本发明旨在解决现有技术的不足，提出了适用于宏块分割模式可变、分层级的分像素运动估计装置，该装置能够降低运动估计的运算复杂度，缩短搜索时间，平衡搜索范围和搜索精度，保证编码系统的实时性，提高编码系统的压缩效率。

本发明还提供了分像素运动估计方法。

一种分像素运动估计装置，包括待估计宏块存储单元、参考帧存储单元、分像素预测块产生单元、运算逻辑阵列单元、SAD累加单元、最优匹配判决单元以及模式判决单元：

所述待估计宏块存储单元存储待估计宏块，并从待估计宏块中持续调出尺寸为NxN(4x4)的像素子块作为当前块，当前块逐个输入至运算逻辑阵列单元；

所述参考帧存储单元存储整像素或分像素的参考帧图像，根据当前块在待估计宏块的位置，整像素或分像素参考帧图像输出给分像素预测块产生单元；

所述分像素预测块产生单元产生搜索点阵，所述搜索点阵由MxM个(3x3)预测块构成，每个预测块尺寸为NxN(4x4)的整像素或分像素参考帧图像，所述搜索点阵输出至运算逻辑阵列单元；

所述运算逻辑阵列单元分别将当前块与搜索点阵同一行的M个预测块进行SAD计算，输出一行M个SAD1值，直到完成当前块与搜索点阵中M行预测块的SAD计算，共输出M行，每行M个SAD1值；